JPH01108528A - 薄膜トランジスタマトリクスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は液晶表示等に用いる薄膜トランジスタマトリク
スの製造方法に関し、 寄生容量ＣＧＳの小さい薄膜トランジスタマトリクスを
、製造工程を複雑化することなく製造できるようにする
ことを目的とし、 透明絶縁性基板上に、遮光性のソース電極を一体化した
画素電極と、ドレイン電極を一体化したドレインバスラ
インを形成し、次いで、透光性を有するチャネル部とゲ
ートハスライン形成領域を被覆する動作半導体層とゲー
ト絶縁膜との積層体を形成する工程と、イメージリバー
サルフォトレジストを塗布した後、上記チャネル部とゲ
ートバスライン形成部以外を露光し、次いで加熱処理を
施す補助露光工程と、前記透明絶縁性基板の裏面から背
面露光を施す工程と、前記ドレインハスラインと形成す
べきゲートハスラインとの交差部に選択的に露光を施す
工程と、次いで前記イメージリバーサルフォトレジスト
膜に現像処理を施して所定パターンを有するレジスト膜
を形成する工程と、ゲートメタル層を成膜したのち、前
記レジスト膜を除去してその上に付着したゲートメタル
層をリフトオフして、ゲート電極を形成する工程とを含
む構成とする。

〔産業上の利用分野〕

本発明は液晶表示等に用いる薄膜トランジスタマトリク
スの製造方法に関する。

〔従来の技術〕

ＴＰＴなどのスイッチング素子を用いた通常のアクティ
ブマトリクス型の液晶表示パネルにおいては、第３図に
示す如く、画素を選択するためのゲートハスライン（ス
キャンパスライン、走査ラインとも称される）ＧＢと、
画素ごとの表示データを供給するドレインバスライン（
データバスライン、信号ラインとも称される）ＤＢは、
同一基板上に交差して配設され、更に画素電極Ｅがら導
出されたソース電極Ｓは、上記ドレインバスラインＤＢ
に平行に近接配置され、この両者にゲートバスラインＣ
Ｂが交差する如く形成されている。

このようにソース電極ＳとドレインハスラインＤＢを平
行に近接配置し、この両者にゲートバスラインＧＢを交
差させたことにより、ドレインバスラインＤＢにドレイ
ン電極りを、ゲートバスラインＧＢにゲート電極Ｇを兼
ねさせ、スペースの有効利用を図るとともに、ドレイン
バスラインＤＢ、ソース電極Ｓ、および画素電極Ｅを同
一工程で形成でき、製造工程を簡単化している。

〔発明が解決しようとする問題点〕

しかしながら上述の如く、従来はゲートハスラインとソ
ース電極が重なり合うため、両者の間に寄生容量ＣＧ、
が生じ、液晶パネルの駆動時にノイズの発生源となる。

本発明は、寄生容量ＣＧＳの小さい薄膜トランジスタマ
トリクスを、製造工程を複雑化することなく製造できる
ようにすることを目的とする。

〔問題点を解決するための手段〕

本発明は、第１図（ａ）〜（ｄ）に見られる如く、ソー
ス電極Ｓを兼ねる画素電極Ｅおよびドレイン電極りを兼
ねるドレインバスラインＤＢを遮光性とし、チャネル部
Ｃとこれからゲートバスライン形成領域に導出されたゲ
ート絶縁膜を含む層を透光性に形成しておき、これらの
上に塗布したイメージリハーサルフォトレジストに対し
て、補助露光プラス加熱処理を行い、次に上記遮光性を
有する画素電極ＥおよびドレインバスラインＤＢをマス
クとする背面露光とゲートバスラインＣＢを形成するた
めの補助露光とを施して、ゲート電極０部が上記画素電
極ＥおよびドレインバスラインＤＢに自己整合した開口
を有するレジスト膜を形成し、このレジスト膜を用いた
リフトオフ法によってゲート電極Ｇを形成することによ
り、画素電極Ｅ（ソース電極Ｓ）およびドレインバスラ
インＤＢ（ドレイン電極Ｄ）と重なりの少ないゲート電
極Ｇを形成しようとするものである。

まず（ａｌにおいて、Ｅは画素電極、ＤＢはドレインバ
スラインで、いずれも透明導電膜上にメタル層を積層す
る等により遮光性としておく。Ｃはチャネル部、Ｌはチ
ャネル部Ｃがらゲートバスライン形成領域上に導出され
た部分であって、動作半導体層およびゲート絶縁膜との
積層体がらなり、透光性を有する如（形成する。なおチ
ャネル部Ｃは、上記画素電極Ｅおよびドレインハスライ
ンＤＢの一部と重なり合う。

これらの上にイメージリバーサルフォトレジストを塗布
し、まず、チャネル部Ｃを含む領域およびゲートバスラ
イン形成領域を特徴とする特許りを用いて補助露光を施
し、次いで凡そ１２０℃の温度で加熱処理を行う。

イメージリハーサルフォトレジストは本来ポジ型であっ
て、露光前は現像液に非熔解性であり、被露光部は現像
液に対して可溶性となるのであるが、露光した後加熱処
理を施すと、被露光部は現像液に対して非溶解性となり
、しかも以後の処理によって変化しない。従って、本工
程における被露光部（図の左下がりのハツチ部）は、現
像液に対して非溶解性となり、その他の未露光部分は元
のポジ型の性質を保つ。

次いで（ｂｌに示す如く、上記画素電極Ｅとドレインハ
スラインＤＢとをマスクとして背面露光を施す。これに
より本工程における被露光部（図の梨地部分）は現像液
に対して可溶性となり、これは以後の処理によって変化
しない。残る未露光部（図の白地の部分）は非溶解性を
保っているが、このうちドレインバスラインＤＢとゲー
トハスライン形成領域との交差部は、レジストを除去し
たい部分である。

そこで（Ｃ）に示す如く、上記交差部を透光性としたマ
スクを用いて補助露光を施し、この交差部（図の右下が
りのハツチ部）を現像液に対して可溶性に変換する。

以上でイメージリバーサルフォトレジスト膜のうち、チ
ャネル部とゲートバスライン形成領域上（梨地の部分と
右下がりのハツチ部）が可溶性、その他の部分（左下が
りの部分と白地の部分）は非溶解性となる。

従ってこの後現像処理を行ってレジスト膜を形成し、ゲ
ート電極形成用のメタル層を成膜し、リフトオフ法によ
ってレジスト膜とともに、その上に被着していたメタル
層の不要部を除去することにより、！ｄ）に示すように
、画素電極ＥおよびドレインバスラインＤＢに自己整合
したゲート電極Ｇおよびこれに接続するゲートバスライ
ンＧＢが形成される。

〔作　用〕

イメージリバーサルフォトレジストは本来はボ７一 ジ型であるが、露光した後ベーキングを施すと、被露光
部はあたかもネガ型の如く現像液に非溶解性となる。し
かし、未露光部はポジ型の性質を保持する。

本発明はこれを利用したものであって、ゲート電極Ｇの
パターンエツジを背面露光法によって、画素電極Ｅおよ
びドレインハスラインＤＢに対して自己整合的に画定し
、上記背面露光法によって画定できない部分を背面露光
に先立つ補助露光プラス加熱処理によって現像液に非溶
解性とする工程と、背面露光に引き続く補助露光によっ
てレジストの不要部を可溶性とする工程とを付加して、
所望のパターンを形成できるようにした。

〔実　施　例〕

以下本発明の一実施例として、薄膜トランジスタマトリ
クスを製造する例を、第２図（ａ）〜（ｉｌを参照して
説明する。なお同図（ｆ）〜ｆ＋、）は、それぞれ（ａ
）。

（ｂ）、　（ｄｉ、　ｆｅｌのＡ−Ａ矢視部断面を示す
。

〔同図（ａｌ、　（ｆ）参照〕

ガラス基板のような透明絶縁性基板１上に、透明導電膜
（厚さ約３０〜５０ｎｍ）２．メタル層（厚さ約５０ｎ
ｍ）３．及びコンタクト層４として、ｎ＋ａ−３ｔ層（
厚さ約３０ｎｍ）を積層する。次にこれらの不要部を除
去して、ソース電極Ｓを兼ねる画素電極Ｅと、ドレイン
電極りを兼ねるドレインバスラインＤＢを形成し、その
後、上記レジスト膜を除去する。

〔同図（ｂ）、　（ｇ）参照〕

次いで動作半導体層（ａ−３ｔ層；厚さ約３０〜１００
　ｎｍ）　５．ゲート絶縁膜（例えばＳｉＮ膜；厚さ約
１００〜３００ｎｍ）を連続成膜し、素子分離パターン
（ゲートバスライン及びチャネル部を含むパターン）で
バターニングを行い、次に、ゲート絶縁膜、動作半導体
層およびコンタクト層の不要部をエツチング除去し、チ
ャネル部Ｃを含む領域とこれからゲートバスライン形成
領域上に導出された積層体りを形成する。

〔同図（Ｃ）、参照〕

次いでその上にイメージリバーサルフォトレジスト（例
えば米国ヘキスト社製、ＡＺ５２１４−Ｅ）を塗布する
。

これにチャネル部Ｃを含む領域およびゲートパスライフ
０８部（図の白地の部分）を非透光性としたマスクを用
いて補助露光を施し、凡そ１２０℃の温度で加熱処理を
施す。以上でイメージリハーサルフォトレジスト膜のう
ち、図に左下がりのハツチを施した領域が現像液に非熔
解性となる。。

〔同図（吃（ｈ）参照〕

次いで背面露光を施し、遮光性の画素電極Ｅおよびドレ
インバスラインＤＢ以外の領域を露光する。これにより
、図に梨地で示す部分が新たに露光され、現像液に可溶
性となる。

更に、ドレインバスラインＤＢと形成しようとするゲー
トバスラインＧＢとの交差部（図に右下がりのハツチで
示す）を透光部とするマスクを用いて補助露光を施し、
この部分を可溶性とする。

これにより、図の梨地で示す部分と右下がりのハツチ部
とが可溶性となり、現像処理によりこの部分に開口を有
するレジスト膜７を形成する。

〔同図（ｅ）、　（ｉ）参照〕

次いでゲート電極となるメタル層を成膜し、リフトオフ
を行うことにより、上記レジスト膜７とともにその上に
被着しているメタル層を除去し、（ｅ）に実線と破線の
ハツチした部分に、（ｉ）に見られるようにメタル層８
が形成される。このメタル層８によりゲート電極Ｇとゲ
ートバスラインＣＢが形成される。

上記ゲート電極Ｇは、上記説明で明らかなように、画素
電極ＥとドレインバスラインＤＢに自己整合しており、
両者の重なりは殆ど存在しない。

従って寄生容量ＣＧＳは従来より大幅に減少し、駆動時
のノイズの発生が抑制される。

しかも本実施例のゲート電極Ｇ形成工程〔同図（Ｃ）〜
（ｅ）の工程〕における３回の露光は、すべて同一レジ
スト膜に対して施すので、露光に伴うレジスト塗布作業
、前処理作業、後処理作業等は１回でよい。従ってフォ
トリソグラフィ工程は簡略化されており、作業が煩雑に
なるおそれはない。

〔発明の効果〕

以上説明した如く本発明によれば、ゲート電極とソース
（画素電極）間の重なりによる寄生容量が小さくなるた
め、パネル駆動時のノイズが減少する。また、製造工程
における作業も簡単であり、製造歩留も向上する。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の原理説明図、第２図（
ａ）〜０）は本発明一実施例の説明図、第３図は従来の
問題点説明図である。 図において、１は透明絶縁性基板、２は透明導電膜、３
はメタル層、４はコンタクト層、５は動作半導体層、６
はゲート絶縁膜、７はレジスト膜、８はゲートメタル層
、Ｃはチャネル部、Ｄ、Ｓ。 Ｇ、　　Ｅはドレイン電極、ソース電極、ゲート電極、
画素電極、ＤＢはドレインバスライン、ＣＢはゲートバ
スラインを示す。 □□□ 窃

Claims (1)

1. 【特許請求の範囲】 　透明絶縁性基板（１）上に、遮光性のソース電極（Ｓ
   ）を一体化した画素電極（Ｅ）と、ドレイン電極（Ｄ）
   を一体化したドレインバスライン（ＤＢ）を形成し、次
   いで、透光性を有するチャネル部（Ｃ）とゲートバスラ
   イン形成領域を被覆する動作半導体層（５）とゲート絶
   縁膜（６）との積層体を形成する工程と、 イメージリバーサルフォトレジストを塗布した後、上記
   チャネル部（Ｃ）とゲートバスライン（ＧＢ）形成部以
   外を露光し、次いで加熱処理を施す補助露光工程と、 前記透明絶縁性基板（１）の裏面から背面露光を施す工
   程と、 前記ドレインバスライン（ＤＢ）と形成すべきゲートバ
   スライン（ＧＢ）との交差部に選択的に露光を施す工程
   と、 次いで前記イメージリバーサルフォトレジスト膜に現像
   処理を施して所定パターンを有するレジスト膜（７）を
   形成する工程と、 ゲートメタル層を成膜したのち、前記レジスト膜を除去
   してその上に付着したゲートメタル層をリフトオフして
   、ゲート電極を形成する工程とを含むことを特徴とする
   薄膜トランジスタマトリクスの製造方法。