JPH01108661A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH01108661A JPH01108661A JP26574087A JP26574087A JPH01108661A JP H01108661 A JPH01108661 A JP H01108661A JP 26574087 A JP26574087 A JP 26574087A JP 26574087 A JP26574087 A JP 26574087A JP H01108661 A JPH01108661 A JP H01108661A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- transmission path
- branch destination
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
この発明はデータ伝送装置に関し、特に、任意の時間間
隔で送信されるデータを、自律的かつ選択的に複数の並
列な伝送路のいずれかに伝送するようなデータ伝送装置
に関する。
隔で送信されるデータを、自律的かつ選択的に複数の並
列な伝送路のいずれかに伝送するようなデータ伝送装置
に関する。
［従来の技術］
電子計算機などを用いたデータ処理装置においては、複
数の処理ユニットをディジタル信号による通信によって
結合している。そして、データ処理を複数の処理ユニッ
トで分散して処理したとき、一般にそれぞれの処理ユニ
ットにおけるデータ処理の内容が異なり、各処理を行う
ために必要なデータや得られた結果も異なる。例えば特
願昭６１−１７５４４の装置がある。
数の処理ユニットをディジタル信号による通信によって
結合している。そして、データ処理を複数の処理ユニッ
トで分散して処理したとき、一般にそれぞれの処理ユニ
ットにおけるデータ処理の内容が異なり、各処理を行う
ために必要なデータや得られた結果も異なる。例えば特
願昭６１−１７５４４の装置がある。
［発明が解決しようとする問題点］
上述の複数の処理装置群を結合するとき、データの受は
渡しの必要な処理ユニットをデータの処理ごとに配線し
かつ入出力ボートを設けると、ハードウェアが非常に複
雑になり、装置が大型化するとともに、コスト的にも高
価になるという問題点があった。
渡しの必要な処理ユニットをデータの処理ごとに配線し
かつ入出力ボートを設けると、ハードウェアが非常に複
雑になり、装置が大型化するとともに、コスト的にも高
価になるという問題点があった。
それゆえに、この発明の主たる目的は、異なる種類のデ
ータ郡を同一のデータ伝送路を用いて伝送することがで
き、しかもそのデータの一部がもつ情報あるいはそのデ
ータに付随する識別子によってそのデータの分岐先を特
定させ、ハードウェアの配線量を減らすことができかつ
所望の伝送路に自律的かつ選択的にデータを伝送できる
ようなデータ伝送装置を提供することである。
ータ郡を同一のデータ伝送路を用いて伝送することがで
き、しかもそのデータの一部がもつ情報あるいはそのデ
ータに付随する識別子によってそのデータの分岐先を特
定させ、ハードウェアの配線量を減らすことができかつ
所望の伝送路に自律的かつ選択的にデータを伝送できる
ようなデータ伝送装置を提供することである。
Ｅ問題点を解決するための手段］
この発明にかかるデータ伝送装置は、伝送路に固有の時
間間隔以上で送信されるデータを自律的かつ選択的に複
数の並列な伝送路のいずれかに伝送するようにされたデ
ータ伝送装置であって、各伝送路からの送信許可信号に
よってデータの送信を制御するとともに、そのデータの
一部がもつ情報またはそのデータに付随する伝送路を指
定するための識別子と複数の並列な伝送路のいずれかを
指定する分岐先指定ビットおよび分岐先指定論理とを照
合比較判定し、該結果に従って複数の並列な伝送路のい
ずれかにデータを伝送する。または、複数の並列な伝送
路のいずれかを特定するようにしたものである。
間間隔以上で送信されるデータを自律的かつ選択的に複
数の並列な伝送路のいずれかに伝送するようにされたデ
ータ伝送装置であって、各伝送路からの送信許可信号に
よってデータの送信を制御するとともに、そのデータの
一部がもつ情報またはそのデータに付随する伝送路を指
定するための識別子と複数の並列な伝送路のいずれかを
指定する分岐先指定ビットおよび分岐先指定論理とを照
合比較判定し、該結果に従って複数の並列な伝送路のい
ずれかにデータを伝送する。または、複数の並列な伝送
路のいずれかを特定するようにしたものである。
［作用］
この発明にかかるデータ伝送装置では、伝送すべき伝送
路が送信可能状態になっている時、データの一部がもつ
情報またはそのデータに付随する伝送路を指定するため
の識別子と複数の並列な伝送路のいずれかを指定する分
岐先指定ビットまたは分岐先指定論理とを照合比較判定
した結果に従って、複数の並列な伝送路のいずれかにデ
ータを伝送することができる。したがって、異なる種類
のデータが伝送路に伝送されてきても、所望の伝送路を
選択して、そのデータを伝送できるため、異なる種類の
データごとに入出力ポートを設けたり、特別な配線を設
ける必要がなくなる。
路が送信可能状態になっている時、データの一部がもつ
情報またはそのデータに付随する伝送路を指定するため
の識別子と複数の並列な伝送路のいずれかを指定する分
岐先指定ビットまたは分岐先指定論理とを照合比較判定
した結果に従って、複数の並列な伝送路のいずれかにデ
ータを伝送することができる。したがって、異なる種類
のデータが伝送路に伝送されてきても、所望の伝送路を
選択して、そのデータを伝送できるため、異なる種類の
データごとに入出力ポートを設けたり、特別な配線を設
ける必要がなくなる。
［発明の実施例］
第１図はこの発明の一実施例のデータを２分岐して伝送
する装置の概略ブロック図である。
する装置の概略ブロック図である。
まず、第１図を参照して、２つの伝送路に分岐して伝送
する例について説明する。この第１図に示す実施例に用
いられるデータ伝送路１０および２０はそれぞれデータ
を伝送するための転送制御部とデータ保持手段とから構
成される。比較判定論理部３０はデータの一部である出
力側データ伝送路を指定するための識別子と複数の並列
な出力側データ伝送路のいずれかを指定する分岐先指定
ビットおよび分岐先指定論理回路とを比較判定する手段
とから構成される。分岐制御部６０は、比較判定論理部
３０での結果に従って、複数の並列な出力側データ伝送
路のいずれかにデータを伝送する。
する例について説明する。この第１図に示す実施例に用
いられるデータ伝送路１０および２０はそれぞれデータ
を伝送するための転送制御部とデータ保持手段とから構
成される。比較判定論理部３０はデータの一部である出
力側データ伝送路を指定するための識別子と複数の並列
な出力側データ伝送路のいずれかを指定する分岐先指定
ビットおよび分岐先指定論理回路とを比較判定する手段
とから構成される。分岐制御部６０は、比較判定論理部
３０での結果に従って、複数の並列な出力側データ伝送
路のいずれかにデータを伝送する。
次に、第１図に示した実施例の具体的な動作について説
明する。初期状態においては、出力側データ伝送路が受
信可能な状態である送信許可信号ＡＫＩおよびＡＫ２を
データ伝送路２０に対して返送している。
明する。初期状態においては、出力側データ伝送路が受
信可能な状態である送信許可信号ＡＫＩおよびＡＫ２を
データ伝送路２０に対して返送している。
データ伝送路１０にデータが到着した場合、そのデータ
および送信信号Ｃ１０はデータ伝送路２０へ伝送される
とともにデータの一部である伝送路を指定するための識
別子は比較判定論理部３０へも伝送される。比較判定論
理部３０では、予め分岐先の出力側伝送路を指定する分
岐先指定ビットおよび分岐先指定論理回路が与えられて
おりそのビットと伝送されてきた出力側伝送路を指定す
るための識別子とを照合比較し一致するならば比較判定
論理部３０の出力であるＭＡＴＣＨ信号を“Ｌ ＋１に
し、不一致ならばｉｉＨ”を出力する。分岐制御部６０
ではＭＡＴＣＨ信号が′Ｌ″の時ＥＡが選択され、ＩＩ
Ｈ”の時ＥＢが選択され同時に百方が選択されることは
無＜ＭＡＴＣＨ信号に従って出力側伝送路を特定し、特
定された出力側伝送路からの送信許可信号ＡＫＩ若しく
はＡＫ２に従って先般が空きの場合′は送信し、塞りの
場合は空きになるまでデータ伝送路２０で停止する。
および送信信号Ｃ１０はデータ伝送路２０へ伝送される
とともにデータの一部である伝送路を指定するための識
別子は比較判定論理部３０へも伝送される。比較判定論
理部３０では、予め分岐先の出力側伝送路を指定する分
岐先指定ビットおよび分岐先指定論理回路が与えられて
おりそのビットと伝送されてきた出力側伝送路を指定す
るための識別子とを照合比較し一致するならば比較判定
論理部３０の出力であるＭＡＴＣＨ信号を“Ｌ ＋１に
し、不一致ならばｉｉＨ”を出力する。分岐制御部６０
ではＭＡＴＣＨ信号が′Ｌ″の時ＥＡが選択され、ＩＩ
Ｈ”の時ＥＢが選択され同時に百方が選択されることは
無＜ＭＡＴＣＨ信号に従って出力側伝送路を特定し、特
定された出力側伝送路からの送信許可信号ＡＫＩ若しく
はＡＫ２に従って先般が空きの場合′は送信し、塞りの
場合は空きになるまでデータ伝送路２０で停止する。
第２図はデータの一部である出力側データ伝送路を指定
するための識別子と複数の並列な出力側データ伝送路の
いずれかを指定する分岐先指定ビットおよび分岐先指定
論理回路とを照合比較判定し、該判定結果にもとづいて
、２つの出力側データ伝送路のいずれかにデータを送出
する実施例の具体的な回路図である。まず、第２図を参
照して、構成について説明する。第１図のデータ伝送路
ｌＯおよび２０はそれぞれ、転送制御部１１および２１
とデータ保持手段１２および２２とで構成される。転送
制御部１１は各々１本の送信信号入力。
するための識別子と複数の並列な出力側データ伝送路の
いずれかを指定する分岐先指定ビットおよび分岐先指定
論理回路とを照合比較判定し、該判定結果にもとづいて
、２つの出力側データ伝送路のいずれかにデータを送出
する実施例の具体的な回路図である。まず、第２図を参
照して、構成について説明する。第１図のデータ伝送路
ｌＯおよび２０はそれぞれ、転送制御部１１および２１
とデータ保持手段１２および２２とで構成される。転送
制御部１１は各々１本の送信信号入力。
１本の送信許可信号入力、１本の送信信号出力および１
本の送信許可信号出力によってハンドシェイク制御に伴
うデータ転送を行う。転送制御部２１は２本の異なる送
信許可信号入力に対して論理和をとる機能を内蔵してい
るが転送制御としては転送制御部１１と同様のハンドシ
ェイク転送制御を行うが送信信号出力が２本ありＱ１出
力よりタイミングが早いＣＢ高出力持っている。転送制
御部１１の詳細回路を第３図に、転送制御部２１の詳細
回路図を第４図に示す。比較判定論理部３０はインバー
タ３１，３２，３３，３４，３５．３６および３７とＮ
ＡＮＤゲー）３８，３９，４０゜４１．４２，４３，４
４，４５，４６，４７，４８．４９および５０とコンパ
レータ５１とから構成される。分岐制御部６０はＤタイ
プフリップフロップ６１とから構成される。
本の送信許可信号出力によってハンドシェイク制御に伴
うデータ転送を行う。転送制御部２１は２本の異なる送
信許可信号入力に対して論理和をとる機能を内蔵してい
るが転送制御としては転送制御部１１と同様のハンドシ
ェイク転送制御を行うが送信信号出力が２本ありＱ１出
力よりタイミングが早いＣＢ高出力持っている。転送制
御部１１の詳細回路を第３図に、転送制御部２１の詳細
回路図を第４図に示す。比較判定論理部３０はインバー
タ３１，３２，３３，３４，３５．３６および３７とＮ
ＡＮＤゲー）３８，３９，４０゜４１．４２，４３，４
４，４５，４６，４７，４８．４９および５０とコンパ
レータ５１とから構成される。分岐制御部６０はＤタイ
プフリップフロップ６１とから構成される。
次に、第２図に示した実施例の動作について説明する。
初期状態において、リセット信号が転送制御部１１およ
び２１とＤタイプフリップフロップ６２とに与えられる
。それによって、転送制御部１１および２１が初期リセ
ットされ、それぞれ（７）Ｑｌ出力が“Ｈ”レベルにな
り、Ｑ２出力も“Ｈ”レベルになる。Ｄタイプフリップ
フロップ６２はＱ出力を“Ｈ”に設定する。
び２１とＤタイプフリップフロップ６２とに与えられる
。それによって、転送制御部１１および２１が初期リセ
ットされ、それぞれ（７）Ｑｌ出力が“Ｈ”レベルにな
り、Ｑ２出力も“Ｈ”レベルになる。Ｄタイプフリップ
フロップ６２はＱ出力を“Ｈ”に設定する。
この状態において、データ１がデータ保持手段１２に与
えられ、送信信号Ｃ１０が転送制書部１１に与えられる
と、転送制御部１１は転送制御部２１のＱ２出力が“Ｈ
”であるため、そのＱ１出力を“Ｌ”レベルにし、転送
制御部１１のＱ１出力が転送制御部２１に伝達されると
ともにデータ保持手段１２のクロックパルスとなりデー
タ１の内容をデータ保持手段１２のＱｉに出力しデータ
の一部である出力側データ伝送路を指定するための識別
子は比較判定論理部３０に入力される。比較判定論理部
３０では分岐先指定ピッ）（ＢＲＡＮＣＨビット）と前
記分岐先伝送路指定用の識別子の一致判定を行うととも
に、前記ＢＲＡＮＣＨビットで指定される論理に従い比
較判定論理部３０の出力は“Ｌ′”若しくはｉ＋Ｈ”と
なる。一方、転送制御部２１に伝達された送信信号は送
信許可信号人力ＡＫＩおよびＡＫ２が送信可能状態であ
る“Ｈ”の時、分岐制御部６０に“Ｈ”から“Ｌ”へ変
化するパルス信号ＣＢを送出するとともにＱ１出力にも
送出し、データ保持手段２２のクロックパルスとなりデ
ータ１の内容をデータ保持手段２２のＱｉに出力する。
えられ、送信信号Ｃ１０が転送制書部１１に与えられる
と、転送制御部１１は転送制御部２１のＱ２出力が“Ｈ
”であるため、そのＱ１出力を“Ｌ”レベルにし、転送
制御部１１のＱ１出力が転送制御部２１に伝達されると
ともにデータ保持手段１２のクロックパルスとなりデー
タ１の内容をデータ保持手段１２のＱｉに出力しデータ
の一部である出力側データ伝送路を指定するための識別
子は比較判定論理部３０に入力される。比較判定論理部
３０では分岐先指定ピッ）（ＢＲＡＮＣＨビット）と前
記分岐先伝送路指定用の識別子の一致判定を行うととも
に、前記ＢＲＡＮＣＨビットで指定される論理に従い比
較判定論理部３０の出力は“Ｌ′”若しくはｉ＋Ｈ”と
なる。一方、転送制御部２１に伝達された送信信号は送
信許可信号人力ＡＫＩおよびＡＫ２が送信可能状態であ
る“Ｈ”の時、分岐制御部６０に“Ｈ”から“Ｌ”へ変
化するパルス信号ＣＢを送出するとともにＱ１出力にも
送出し、データ保持手段２２のクロックパルスとなりデ
ータ１の内容をデータ保持手段２２のＱｉに出力する。
比較判定論理部３０では転送制御部２２からのＣＢパル
ス信号によりＤタイプフリップフロップ６０で比較判定
論理部３０の出力であるＭＡＴＣＨ信号をラッチし出力
Ｑに出力する。該信号は分岐先を設定するピッ）ＥＡお
よびＥＢとなり送信信号Ｃ１０およびデータ１は出力側
伝送路のいずれか一方に自律的に分岐して伝送される。
ス信号によりＤタイプフリップフロップ６０で比較判定
論理部３０の出力であるＭＡＴＣＨ信号をラッチし出力
Ｑに出力する。該信号は分岐先を設定するピッ）ＥＡお
よびＥＢとなり送信信号Ｃ１０およびデータ１は出力側
伝送路のいずれか一方に自律的に分岐して伝送される。
［発明の効果］
以上のように、この発明によれば、複数の出力側伝送路
の内、データの一部がもつ情報またはそのデータに付随
する伝送路を指定するための識別子と複数の並列な出力
側伝送路のいずれかを指定する分岐先指定ビットまたは
分岐先指定論理とを照合比較判定した結果に従って、か
つ先般の伝送路の空！詰まり状態に応じていずれかの伝
送路に自律的にデータを送信するようにしたので、異な
る種類のデータが全く任意の時間間隔をおいて入力され
ても、それぞれのデータを所望の伝送路に自律的に伝送
することができ、データの種類ごとに配線を設けたり、
高機能な入出力ポートを設ける必要がなくなり、伝送路
の物理的収容能力の限界までデータを受理し、かつ出力
側伝送路への伝送遅延時間が全くなく順次伝送させるこ
とができる。したがって高速伝送とともに信頼性の高い
伝送装置が経済的に実現できる。
の内、データの一部がもつ情報またはそのデータに付随
する伝送路を指定するための識別子と複数の並列な出力
側伝送路のいずれかを指定する分岐先指定ビットまたは
分岐先指定論理とを照合比較判定した結果に従って、か
つ先般の伝送路の空！詰まり状態に応じていずれかの伝
送路に自律的にデータを送信するようにしたので、異な
る種類のデータが全く任意の時間間隔をおいて入力され
ても、それぞれのデータを所望の伝送路に自律的に伝送
することができ、データの種類ごとに配線を設けたり、
高機能な入出力ポートを設ける必要がなくなり、伝送路
の物理的収容能力の限界までデータを受理し、かつ出力
側伝送路への伝送遅延時間が全くなく順次伝送させるこ
とができる。したがって高速伝送とともに信頼性の高い
伝送装置が経済的に実現できる。
第１図はこの発明の一実施例の概略ブロック図である。
第２図はデータの一部である出力側データ伝送路を指定
するための識別子と複数の並列な出力側データ伝送路の
いずれかを指定する分岐先指定ビットとで照合比較判定
された結果により、２つの出力側データ伝送路のいずれ
かにデータを送出する例の詳細な回路図である。第３図
および第４図は転送制御部の一実施例である。 図において、１０．２０はデータ伝送路、３０は比較判
定論理部、６０は分岐制御部、１１，２１は転送制御部
、１２．２２はデータ保持手段、３１．３２，３３，３
４，３５，３６．３７はインバータ、３８，３９，４０
，４１，４２，４３゜４４．４５，４６，４７，４８，
４９．５０はＮＡＮＤゲート、５１はコンパレータ、６
１はＤタイプフリップフロップを示す。 代理人 弁理士 杉 山 毅 至（他１名）−！ Ｕ じ 手続補正書（方式） 昭和６３年２月２日
するための識別子と複数の並列な出力側データ伝送路の
いずれかを指定する分岐先指定ビットとで照合比較判定
された結果により、２つの出力側データ伝送路のいずれ
かにデータを送出する例の詳細な回路図である。第３図
および第４図は転送制御部の一実施例である。 図において、１０．２０はデータ伝送路、３０は比較判
定論理部、６０は分岐制御部、１１，２１は転送制御部
、１２．２２はデータ保持手段、３１．３２，３３，３
４，３５，３６．３７はインバータ、３８，３９，４０
，４１，４２，４３゜４４．４５，４６，４７，４８，
４９．５０はＮＡＮＤゲート、５１はコンパレータ、６
１はＤタイプフリップフロップを示す。 代理人 弁理士 杉 山 毅 至（他１名）−！ Ｕ じ 手続補正書（方式） 昭和６３年２月２日
Claims (1)
- 【特許請求の範囲】 １、任意の時間間隔で送信されるデータを自律的かつ選
択的に複数の並列な伝送路のいずれかに伝送するための
データ伝送装置であって、 前記複数の伝送路のうち、前記データの一部または当該
データに付随する伝送路を指定するための識別子または
情報と前記複数の並列な伝送路のいずれかを指定する分
岐先指定ビットおよび分岐先指定論理とを照合比較判定
する手段、および前記複数の並列な伝送路のいずれかに
前記データを送信する出力手段を備えた、データ伝送装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26574087A JPH01108661A (ja) | 1987-10-20 | 1987-10-20 | データ伝送装置 |
| US07/259,850 US5133054A (en) | 1987-10-20 | 1988-10-19 | Data transmission apparatus for autonomously and selectively transmitting data to a plurality of transfer path |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26574087A JPH01108661A (ja) | 1987-10-20 | 1987-10-20 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108661A true JPH01108661A (ja) | 1989-04-25 |
Family
ID=17421336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26574087A Pending JPH01108661A (ja) | 1987-10-20 | 1987-10-20 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108661A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223254A (ja) * | 1985-07-23 | 1987-01-31 | Sharp Corp | デ−タ伝送装置 |
-
1987
- 1987-10-20 JP JP26574087A patent/JPH01108661A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223254A (ja) * | 1985-07-23 | 1987-01-31 | Sharp Corp | デ−タ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3713096A (en) | Shift register interconnection of data processing system | |
| EP0164495B1 (en) | Duplex cross-point switch | |
| US4701906A (en) | Packet switching network with multiple packet destinations | |
| US3984819A (en) | Data processing interconnection techniques | |
| JPH07262128A (ja) | 直列のマスター・スレーブ装置において機能ユニットを構成する方法と装置 | |
| US5703875A (en) | Integrated control and data message network | |
| US6493784B1 (en) | Communication device, multiple bus control device and LSI for controlling multiple bus | |
| US4417244A (en) | Automatic path rearrangement for blocking switching matrix | |
| US3665398A (en) | Input/output multiplex control system | |
| JP2758634B2 (ja) | データ伝送装置 | |
| JPH06195319A (ja) | マルチプロセッサシステム | |
| US5323387A (en) | Data transmission apparatus | |
| JPH01108661A (ja) | データ伝送装置 | |
| US5264842A (en) | Generalized usage of switch connections with wait chain | |
| JP2680590B2 (ja) | データ伝送装置 | |
| US5303261A (en) | High-throughput pipelined communication channel for interruptible data transmission | |
| US5133054A (en) | Data transmission apparatus for autonomously and selectively transmitting data to a plurality of transfer path | |
| JPH0424741B2 (ja) | ||
| US5185833A (en) | Modular active fiber optic coupler system | |
| JP2828995B2 (ja) | データ伝送装置 | |
| JPH0564381B2 (ja) | ||
| KR20000047242A (ko) | 메인 프로세서와 다수의 서브프로세서간의 데이터통신장치 | |
| JPH02250140A (ja) | インターフェイス装置 | |
| JPH021666A (ja) | データ伝送装置 | |
| JPH01238338A (ja) | 信号処理回路 |