JPH021666A

JPH021666A - データ伝送装置

Info

Publication number: JPH021666A
Application number: JP63150410A
Authority: JP
Inventors: Satoshi Matsumoto; 敏松本; Daisuke Azuma; 東　大祐; Soichi Miyata; 宗一宮田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-10-20
Filing date: 1988-06-17
Publication date: 1990-01-05
Anticipated expiration: 2013-11-25
Also published as: JP2828994B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明はデータ伝送装置に関し、特に、複数の並列な
入力側伝送路を介して伝送されてきたデータを直列的に
出力側の伝送路に伝送するようなデータ伝送装置の改良
に関する。

〈従来の技術〉電子計算機などを用いたデータ処理装置においては、複
数の処理装置をディジタル信号による通信によって結合
している。そして、データ処理を複数の処理装置で分散
して処理したとき、各処理装置で得られた結果は、これ
らの処理装置群とは異なる第２の処理装置に送られ、こ
の第２の処理装置では、受信した複数の結果を用いて処
理を実行する。例えば特願昭６１−１７５４３の装置が
ある。

〈発明が解決しようとする課題〉上述の各処理装置において、分散されたデータを処理す
るのに要する時間は、受信したデータや該装置に要求さ
れる処理の内容によって異なり、それぞれにおいて処理
された結果、データ群が常に同じ順序でしかも同じ時間
間隔で送信されるとは限らない。また、第２の処理装置
における処理時間のばらつきから生じる送信データ群の
滞留を極力緩和するようなバッフ７機能を伝送路自体に
持たすことができるならば、処理装置のハードウェア量
を減少させることかできる。

それゆえに、この発明の主たる目的は、複数の並列な入
力側伝送路を介して伝送されてきたデータを、伝送路の
収容能力の限界まで受理することができ、しかも送信デ
ータ群の到着順に出力側伝送路に伝送し、送信データ群
の滞留がある場合は出力の調停を行い出力側伝送路に伝
送できるようなデータ伝送装置を提供することである。

く課題を解決するための手段〉この発明にかかるデータ伝送装置は、複数の並列な入力
側伝送路（対して各伝送路に固有の時間間隔以上の任意
の時間間隔をおいて連続したデータを入力することがで
き、また複数の並列な伝送路へデータ群を入力する場合
、各々の伝送路への前記データ群の各データを一定の時
間差以上の任意の時間差をおいて入力することができ、
さらに伝送路の物理的な収容能力の限界まで受理するこ
とができる。しかもデータの到着順およ・びデータが滞
留した場合は滞留を極力緩和するように直列的に出力側
の伝送路に伝送できる。このために、データ伝送装置は
、複数の並列なデータ伝送手段と、出力側の伝送路から
送信許可信号が送られてきたことに応じて、前記データ
伝送手段をデー　タの到着順およびデータが滞留した場
合は滞留を極力緩和するように調停を行い、直列的に出
力側の伝送路に伝送するための調停制御手段とから構成
される。

〈作　用〉この発明にかかるデータ伝送装置は、出力側の伝送路か
ら送信許可信号が送られてきたことに応じて、複数の伝
送手段をデータの到着順およびデータが滞留した場合は
滞留を極力緩和するように調停を行い、対応する伝送路
から送られてきたデータを、伝送路の物理的な収容能力
の限界まで受理し、かつ調停制御に要する遅延時間が全
くなく、伝送路固有の転送時間内で出力側伝送路に順次
伝送させることができる。

〈実施例〉第１図はこの発明の一実施例の概略ブロック図である。

この第１図に示す実施・例では、・２つのデータ伝送路
１０，２０．３０および４’０　、５０　。

６０が並列的に設けられ、調停制御部８０では、出力側
伝送路であるデータ伝送路１００から送信許可信号が送
られてきたことに応じて、並列な入力側伝送路のそれぞ
れのデータの混み具合により出力順を調停しデータ伝送
路１００に出力する。

次に、第１図に示した実施例の具体的な動作について説
明する。初期状態においては、出力側のデータ伝送路１
００はデータの受信が可能な状態であり、送信許可信号
ＡＫ１００が調停制御部８０に対して返送されている。

調停制御部８０は出力側のデータ伝送路１００からの送
信許可信号ＡＫ１００を受け、データ伝送路３０および
６０に送信許可信号ＡＫ３０およびＡＫ６０を出力する
。

ＡＫ８０およびＡＫ６０は、同時にデータ伝送路１００
への送出を許可するのではなく、どちらか一方がデータ
伝送路１００への送出を許可するようになっている。本
実施例では、例えばデータ伝送路６０が許可され、デー
タ伝送路３０が禁止されている状態を考える。

データ伝送路１０にデータが到着した場合、そのデータ
および送信信号ＣＩＯは、データ伝送路２０を介し、デ
ータ伝送路３０へ伝送される。送信許可信号ＡＫＩＯは
、データ伝送路１０にデータおよび送信信号ＣＩＯが送
信されるまでは送信を許可している状態だが、データお
よび送信信号ＣＩＯが送信されると、前段にデータ受信
中つまり受信中は次のデータおよび送信信号の入力を禁
止する信号として出力される。送信信号ＣＩＯが、デー
タ伝送路２０を介し、データ伝送路３０へ伝送されるた
め、データ伝送路３０は、データ伝送路２０および調停
制御部８０に対して受信中という情報を送信許可信号に
出力する。調停制御部８０では、データ伝送路６（１ｍ
データがないことを確認し、データがない場合は、デー
タ伝送路３０に対し、データ伝送路１００へのデータ伝
送を許可するとともに、データ伝送路６０に対し、デー
タ伝送路１００へのデータ伝送を禁止する。データ伝送
路３０は、データ伝送路１００への伝送を許可されたの
で、データ伝送路１００ヘデータを伝送する。そして、
データ伝送路１００をデータが通過した時、送信許可信
号ＡＫ８０がデータ伝送路１００から調停制御部８０を
介してデータ伝送路３０へ返送され、データ伝送路３０
からデータ伝送路１００に対してデータの送出を許可す
る。

次に、データ伝送路４０にデータが到着した時、そのデ
ータおよび送信信号Ｃ２０は、データ伝送路５０を介し
、データ伝送路６０へ伝送される。

送信信号Ｃ２０が、データ伝送路５０を介し、データ伝
送路６０へ伝送されるため、データ伝送路６０は、デー
タ伝送路５０および調停制御部８０に対して受信中とい
う情報を送信許可信号に出力する。調停制御部８０では
、データ伝送路３０にデータがないことを確認し、デー
タがない場合は、データ伝送路６０に対し、データ伝送
路１００へのデータ伝送を許可するとともに、データ伝
送路３０に対し、データ伝送路１００へのデータ伝送を
禁止する。データ伝送路６０は、データ伝送路１００へ
の伝送を許可されたので、データ伝送路１００ヘデータ
を伝送する。そして、データ伝送路１００をデータが通
過した時、送信許可信号Δに６０がデータ伝送路ｉｏｏ
から調停制御部８ｏを介してデータ伝送路６０へ返送さ
れ、データ伝送路６０からのデータの送出を許可する。

次に、データ２がデータ１にくらべ少し遅れて入力され
た場合について説明する。データ伝送路１０にデータが
到着した場合、その送信信号ＣＩＯはデータ伝送路２０
を介しデータ伝送路３０へ送られ、調停制御部８０では
、データ伝送路６０に対し、データ伝送路１００へのデ
ータ伝送を禁止する。この時、データ伝送路４０にデー
タが到着し、データ伝送路５０を介しデータ伝送路６０
で一時停止し、データ１がデータ伝送路３０を通りすぎ
た時データ伝送路６０のデータ伝送路ｉｏ。

へのデータの送出が許可される。このように、調停制御
部８０では、データ１およびデータ２の到着時間の遅い
データを、データ伝送路３０もしくはデータ伝送路６０
で一時停止させ、伝送路の調停を行う。

第２図は２つの独立したデータを調停する実施例の具体
的な回路図である。まず、第２図を参照して、構成につ
いて説明する。第１図のデータ伝送路１０，２０．３０
および４０，５０．６０は、それぞれ、転送制御部１１
，２１．３１および４１．５１．６１とデータ保持手段
１２，２２゜３２および４２，５２．６２とで構成され
る。また、データ伝送路１００は、転送制御部１０１と
データ保持手段１０２とで構成される。転送制御部１１
，２１，３１，４１．５１および６１は、各々１本の送
信信号入力、１本の送信許可信号入力、１本の送信信号
出力、および１本の送信許可信号出力によってハンドシ
ェイク転送制御を行う。

転送制御部１０１は、２本の異なる送信信号入力に対し
て論理和をとる機能を内蔵しており、転送制御としては
転送制御部１１．−２１．８１，４１゜５１および６１
と同様のハンドシェイク制御を行う。転送制御部１１，
２１，８１，４１．５１および６１の詳細回路を第３図
に、転送制御部１０１の詳細回路を第４図に示す。調停
制御部８０はナントゲート８１，８２．８８および８４
と、アンドゲート８５および８６と、Ｄタイプフリップ
７０ツブ８７および８８と、ノアゲート８９および９０
とから構成される。

次に、第２図に示した実施例の動作について説明する。

初期状態において、リセット信号ＲＥＳＥＴ（１ＬＩル
ベル）が転送制御部１１，２１，３１゜４１．５１．６
１および１０１と、アンドゲート８５および８６と、ナ
ントゲート８２および８３とに与えられる。それによっ
て、転送制御部１１゜２１．３１，４１．５１および６
１が、それぞれ初期リセットされ、それぞれのＱ１出力
が１Ｈ“レベルになり、Ｑ２出力も１Ｈ＃　レベルにな
る。

転送制御部１０１かリセットされると、Ｑ１出力は１Ｈ
′　レベルになり、Ｑ２出力は１Ｌ“　レベルになる。

ナントゲート８２はリセット信号により出力が１Ｈ′と
なり、フリップフｄヮプを構成しているナントゲート８
１に入力される。ナントゲート８１の残りの入力は、転
送制御部３１かリセットされているので１Ｈ“となり、
ナンドゲート８１の出力は１Ｌ“となり、ナントゲート
８１および８２で構成された前段のフリップフロップは
安定する。ナントゲート８３および８４で構成された後
段のフリップフロップは、前段の出力を受けると共に、
ナントゲート８３にリセット信号が入力されているため
、ナントゲート８３の出力は１Ｈ“となり、ナントゲー
ト８４の出力は１Ｌ′となり、後段のフリップフロップ
も安定する。ナントゲート８３の出力はノアゲート８９
の入力に与えられたことにより、ノアゲート８９の出力
は１Ｌ“　となり伝送路３０より伝送路１００へのデー
タ伝送を禁止状、態とする。ナントゲート８４の出力は
ノアゲート９０の入力に与えられたことにより、ノアゲ
ート９０の出力は１Ｈ“となり、伝送路６０より伝送路
１００へのデータ伝送を可能とする。

この状態において、データ１がデータ保持手段１２に与
えられ、送信信号Ｃｌ０（’Ｌ“レベル）が転送制御部
１１に与えられると、転送制御部１１は、転送制御部２
１のＱ２出力が％　Ｈｌであるため、そのＱ１出力を％
　Ｌ　Ｉレベルにし、転送制御部１１のＱ１出力が転送
制御部２１に伝達されるとともにデータ保持手段１２の
クロックパルスとなりデータ１の内容をデータ保持手段
１２のＱｉに出力する。転送制御部２１は、転送制御部
３１のＱ２出力が１Ｈ“であるため、そのＱ１出力を１
Ｌ“　レベルにし、転送制御部２１のＱ１出力が転送制
御部３１に伝達されるとともに１デ一タ保持手段２２の
クロックパルスとなり、データ保持手段１２のＱｉの内
容をデータ保持手段２２のＱｉに出力する。また、転送
制御部３１のＱ２出力はナントゲート８１の入力となり
、ナントゲート８１の出力を”Ｌ“から１Ｈ＃に変化さ
せ、この出力は、ナントゲート８２および８３の入力と
なる。

ナントゲート８２は、入力がすべて％１（”Ｋなったこ
とにより、出力が１Ｌ“　となり、前段の７リツプ７０
ツブを安定させる。また、ナントゲート８４の出力を＊
Ｌ＃　　から’Ｈ”に変化させ、この出力は、ナントゲ
ート８３の入力となる。ナントゲート８３は込力がすべ
てＨ“になったことにより、出力が１ＬＩ　となり、後
段のフリップフロップを安定させる。ナントゲート８３
の出力１Ｌ“はノアゲート８９の入力となり、転送制御
部１０１からの送信許可信号をアクティブとしたことに
より、転送制御部３１のＱ１出力を％　Ｌ　Ｉレベルに
し転送制御部１０１に伝達され送信許可信号ＡＫが１Ｈ
′の場合は転送制御部１．０１のＱ１出力は１Ｌ′とな
ると共にデータ保持手段１０２のクロックパルスとなり
データ保持手段１０２のＤｉの内容がＱｉに出力される
。転送制御部３１から転送制御部１０１に出力されてい
る期間は、ナントゲート８４の出力１Ｈ′が後段のフリ
ップフロップ出力として保持されてノアゲート９°０に
入力されるので、ノアゲート９０の出力は１Ｌ“を保持
し、転送制御部６１から転送制御部１０１への出力を禁
止するとともに、転送制御部８１の出力でＤタイプ７リ
ツプ７０ツブ８８の出力を％　Ｌ　Ｉ　とすることによ
り、データ保持手段６２の出力Ｑｉをハイインピーダン
スにし、データ保持手段３２のＱｉ出力と衝突しないよ
うにしている。

次に、データ２がデータ保持手段４２に与えられ、送信
信号Ｃ２０が転送制御部４１に与えられた場合は、上記
のデータ１の入力に伴う動作説明と全く同様であるので
省略する。

次に、初期状態の後、データ２がデータ１にくらべ一定
の時間差をおいて入力された場合について説明する。デ
ータ１がデータ保持手段１２に与えられ、送信信号ＣＩ
Ｏが転送制御部１１に与えられた後、やや遅れて入力さ
れたデータ２がデータ保持手段４２に与えられ、送信信
号Ｃ２０が転送制御部４１に与えられた時、送信信号Ｃ
ＩＯは転送制御部１１および２１を介して転送制御部３
１に与えられる。転送制御部３１のＱ２出力はナントゲ
ート８１の入力となり、出力を１Ｌ“から１ＨＩに変化
させることにより、ナントゲート８１および８２で構成
しているフリップフロップを安定させる。また、ナント
ゲート８２の出力は、ナントゲート８４の入力となり、
ナントゲート８４の出力を＊　Ｌ　＃から１ＨＩＶＣ，
変化させることにより、ナントゲート８３および８４で
構成しているフリップフロップを安定させる。ナントゲ
ート８３の出力はノアゲート８９に与えられ、転送制御
部３１の転送制御部１０１に対する送出を許可する。

この時、ナントゲート８４の出力はノアゲート９０に与
えられ、転送制御部６１の送出を禁止しており、送信信
号ＣＩＯが転送制御部３１から転送制御部１０１に送出
された後、転送制御部６１の送出が許可される。データ
１がデータ２よりもやや遅れて入力された場合も全く同
様に説明できるので省略する。このように、データ１お
よびデータ２が競合して入力された場合は、ナントゲー
ト８１および８２のフ・リップフロップ並びにナントゲ
ート８３および８４の７リツプフロツプによって遅く入
力されたデータを一時停止させる。

上述のごとく、この実施例によれば、出力側の伝送路１
００が空いている状態において、データ１だけが存在し
、データ２が存在しない場合は、データ１が順次出力さ
れ、データ２だけが存在し、データ１が存在しない場合
は、データ２が順次出力される。また、データ１および
データ２がデータ伝送路の最大転送能力で伝送されてき
た場合には、データ伝送路１００が処理しきれないため
、データ伝送路３０．２０および１０そしてデータ伝送
路６０．５０および４０にデータが滞留する。

この場合は、データ伝送路３０およびデータ伝送路６０
が交互に各伝送路上のデータをデータ伝送路１００へ伝
送する。

第５図は２つの独立したデータを調停する他の実施例の
具体的な回路図である。まず、第５図を参照して、構成
について説明する。第１図のデータ伝送路１０，２０．
１０および４０，５０．６０は、それぞれ、転送制御部
１１，２１．３１および４１，５１．６１とデータ保持
手段１２，２２゜３２および４２，５２．６２とで構成
される。また、データ伝送路１００は、転送制御部１０
１とデータ保持手段１０２とで構成される。転送制御部
１１，２１，８１，４１．５１および６１は、各々１本
の送信信号入力、１本の送信許可信号入力、１本の送信
信号出力、および１本の送信許可信号出力によってハン
ドシェイク転送制御を行う。

転送制御部１０１は、２本の異なる送信信号入力に対し
て論理和をとる機能を内蔵しており、転送制御としては
転送制御部１１　、２１　、３１　、４１゜５１および
６１と同様のハンドシェイク制御を行う。転送制御部１
１，２１，３１，４１．５１および６１の詳細回路を第
６図に、転送制御部１０１の詳細回路を第７図に示す。

調停制御部８０は、Ｄタイプフリップフロップ８１′と
、ノアゲート８２′。

８５′および８６′と、ナントゲート８９′および９０
′と、インバータ８３’　、８４’　、８７’および８
８′とから構成される。

次に、第５図に示した実施例の動作について説明する。

初期状態において、リセット信号ＲＥＳＥＴ（ｌｉＬ“
レベル）が転送制御部１１，２１，３１゜４１．５１．
６１および１０１に与えられる。それによって、転送制
御部１１　、２１　、３１　、４１゜５１．６１および
１０１が、それぞれ初期リセットされ、それぞれのＱ１
出力がｖ′Ｈ“レベルになり、Ｑ２出力もＨ“レベルに
なる。これにより、インバータ８３′および８４′の出
力がＶ″Ｌ“レベルとなり、ノアゲート８２′の出力が
”Ｌ“　レベルとなる。ゆえに、Ｄタイプフリップフロ
ップ８１′のセット入力が１Ｌルベル、リセット入力も
１ＬＩレベルとなり、Ｄタイプフリップフロップ８１′
のＱ出力が１Ｈルベル、Ｑ出力が１Ｌ“レベルとなる。

また、リセット信号がナントゲート８９′に与えられて
いるので、ナントゲート８９′の出力が１Ｈ＃レベルと
なり、ナントゲート９０′の出力が＊　Ｌ　Ｎレベルと
なる。Ｄタイプフリップフロップ８１′のＱ出力がノア
ゲート８６′の入力に与えられたことにより、ノアゲー
ト８６′の出力はＩｔ　Ｌ　Ｎレベルとなり、伝送路６
０から伝送路１００へのデータ伝送を禁止状態とする。

Ｄタイプフリップフロップ８１′のＱ出力がノアゲート
８５′の入力に与えられたことにより、ノアゲート８５
′の出力は１Ｈ“レベルとなり、伝送路３０から伝送路
１００へのデータ伝送を可能とする。

この状態において、データ１がデータ保持手段１２に与
えられ、送信信号ＣＩＯが転送制御部１１に与えられる
と、転送制御部１１は転送制御部２１のＱ２出力が″Ｈ
ルベルであるため、そのＱ１出力を１Ｌ“　レベルにし
、転送制御部１１のＱ１出力が転送制御部２１に伝達さ
れるとともにデータ保持手段１２のクロックパルスとな
りデータ１の内容をデータ保持手段！２のＱｉに出力す
る。

転送制御部２１は転送制御部３１のＱ２出力が１Ｈ“レ
ベルであるため、そのＱｌ比出力１Ｌ“レベルにし、転
送制御部２１のＱｌ比出力転送制御部３１に伝達される
とともにデータ保持手段２２のクロックパルスとなりデ
ータ保持手段１２のＱｉの内容をデータ保持手段２２の
Ｑｉに出力する。

また、転送制御部３１のＱ２出力はインバータ８４′ノ
入カドなり、インバータ８４′の出力を１Ｌ＃レベルか
ら″Ｈ″レベルに変化させ、この出力は、ノアゲート８
２′の入力となるが、初期状態で転送制御部６１のＱ２
出力が１Ｈ＃レベルより、Ｄタイプフリップ７０ツブ８
１′のリセット入力は１Ｌ＃レベルのまま、セット入力
も！１　Ｌ　Ｉレベルのままで初期状態から変化しない
。ゆえに、Ｄタイプ７リツプフロツプ８１′はセットさ
れたままで、Ｑ出力が１Ｈ“レベル、Ｑ出力がＬ“レベ
ルで、Ｑ出力がノアゲート８６′の入力に与えられ、ノ
アゲート８６′の出力は１Ｌ“レベル、Ｑ出力がノアゲ
ート８５′の入力に与えられ、ノアゲート８５′の出力
は″Ｈ＃レベルより、伝送路６０から伝送路１００への
データ伝送を禁止状態、伝送路３０から伝送路１００へ
のデータ伝送を可能にしている。つまり、転送制御部１
０１からの送信許可信号をアクティブとしていることに
より、転送制御部３１のＱ１出力を＠Ｌ“　レベルにし
、転送制御部１０１に伝達され、送信許可信号ＡＫが１
Ｈ“レベルの場合は、転送制御部１０１のＱ１出力は１
Ｌ“レベルとなると共にデータ保持手段１０２のクロッ
クパルスとなりデータ保持手段１０２のＤｉの内容がＱ
ｉに出力される。転送制御部３１から転送制御部１０１
に送信信号が出力されると転送制御部３１のＱｌ比出力
Ｌ“レベルとし同時にナントゲート８９′にも入力され
るが、初期状態でナントゲート８９′の出力を１Ｈ“レ
ベルに、ナンドゲ−）９０’の出力を１ＬＩ　レベルに
保持されているので、データ保持手段６２の出力Ｑｉを
ハイインピーダンスにし、データ保持手段３２のＱｉ比
出力衝突しないようにしている。伝送路３０から伝送路
１００へのデータ伝送が完了後も初期状態を保持してい
る。

次に、データ２がデータ保持手段４２に与えられ、送信
信号Ｃ２０が転送制御部４１に与えられると、転送制御
部４１は転送制御部５１のＱ２出力が１Ｈ“であるため
、そのＱ１出力を１Ｌ“レベルにし、転送制御部４１の
Ｑ１出力が転送制御部５１に伝達されるとともにデータ
保持手段４２のクロックパルスとなりデータ２の内容を
データ保持手段４２のＱｉに出力する。転送制御部５１
は転送制御部６１のＱ２出力が１Ｈ“であるため、その
Ｑ１出力を１Ｌ′　レベルにし、転送制御部５１のＱ１
出力が転送制御部６１に伝達されるとともにデータ保持
手段５２のクロックパルスとなりデータ保持手段４２の
Ｑｉの内容をデータ保持手段５２のＱｉに出力する。ま
た、転送制御部６１のＱ２出力はインバータ８３′およ
びノアゲート８２′の入力となり、インバータ８３′の
出力をＬ“レベルカラｖ′Ｈ“レベルに、ノアゲート８
２′の出力を１Ｌ“レベルから′Ｈルベルに変化させる
。

これにより、Ｄタイプフリッププロップ８１′のセット
入力は１Ｈルベル、リセット入力もＩＩＨ“レベルとな
り、Ｄタイプフリップフロップ８１′はリセットされ、
Ｑ出力が１Ｌ“レベル、Ｑ出力がｗ″Ｈ“レベルとなる
。Ｄタイプフリップフロップ８１′のＱ出力がノアゲー
ト８６′の入力に与えられたことにより、ノアゲート８
６′の出力は１Ｈ“レベルとなり、伝送路６０から伝送
路１００へのデータ伝送を可能とする。Ｄタイプフリッ
プ７０ツブ８１′のＱ出力がノアゲート８５′の入力に
与えられたことにより、ノアゲート８５′の出力は″Ｌ
′ルベルとなり、伝送路３０から伝送路１００へのデー
タ伝送を禁止状態とする。つまり、ノアゲート８６′の
出力は転送制御部１０１からの送信許可信号をアクティ
ブとしていることにより、転送制御部６１のＱ１出力を
１Ｌ“レベルにし転送制御部１０１に伝達され送信許可
信号ＡＫがｖ′Ｈ“しペルの場合は転送制御部１０１の
Ｑ１出力は１Ｌ“レベルとなると共にデータ保持手段１
０２のクロックパルスとなりデータ保持手段１０２のＤ
ｉの内容がＱｉに出力される。転送制御部６１から転送
制御部１’０１に送信信号が出力されると転送制御部６
１のＱ１出力を９Ｌ〃レベルとし同時にナントゲート９
０′ニも入力され、ナントゲート９０′の出力を“Ｈ”
レベルに、ナントゲート８９′の出力ヲ％　Ｌ　ｊＦレ
ベルにし、この状態を保持する。これにより、データ保
持手段３２の出力Ｑｉをハイインピーダンスにし、デー
タ保持手段６２のＱｉ比出力衝突しないようにしている
。伝送路６０から伝送路１００へのデータ伝送が完了後
、このナントゲート８９′および９０′で構成されてい
るラッチは次の送信信号が入力されるまで状態を保持す
るが、伝送線路を選択し転送制御部３１および６１を制
御しているＤタイプフリップフロップ８１′は再び初期
状態にセットされる。

次に、初期状態の後データ２がデータ１にくらべ一定の
時間差をおいて入力された場合について説明する。デー
タ１がデータ保持手段１２に与えられ、送信信号ＣＩＯ
が転送制御部１１に与えられた後、やや遅れて入力され
たデータ２がデータ保持手段４２に与えられ、送信信号
Ｃ２０が転送制御部４１に与えられた時、送信信号ｃｉ
ｏおよびデータ１は、転送制御部１１および２１を、ま
たデータ保持手段１２および２２を介して、転送制御部
３１およびデータ保持手段３２に与えられる。また、転
送制御部３１のＱ２出力はインバータ８４′の入力とな
り、インバータ８４′の出力を１Ｌ“　レベルからｗ″
Ｈ“レベルに変化させ、このり、Ｄタイプフリップフロ
ップ８１′のリセット入力は’Ｌ“レベルのまま、セッ
ト入力も１Ｌ“レベルの！まで、初期状態から変化しな
い。また、やや遅れて入力されたデータ２がデータ保持
手段４２に、送信信号Ｃ２０が転送制御部４１に与えら
れ、送信信号Ｃ２０およびデータ２は、転送制御部４１
および５１を、またデータ保持手段４２および５２を介
して、転送制御部６１およびデータ保持手段６２に与え
られる。また、転送制御部６１のＱ２出力は、インバー
タ８３′の入力となり、インバータ８３′の出力を１Ｌ
“　レベルからＩＨ“レベルに変化させ、またノアゲ−
ト８２′の入力となるが、既に転送制御部３１のＱ２出
力によりインバータ８４′の出力を１ＨＩレベルに変化
させ、ノアゲート８２′の出力は初期状態から継続して
′Ｌ“レベルにしている。ゆえに、Ｄタイプフリラグフ
ロップ８１’のリセット入力は１Ｌ“レベルの！まで、
セット入力が１ＨＩレベルとなり、保持の状態となる。

Ｄタイプフリップ７０ツブ８１′のＱ出力は“Ｈ“レベ
ルに、Ｑ出力は“Ｌ“レベルに保持され、これらの出力
はノアゲート８６′と８５′に与えられ、転送制御部３
１の転送制御部１０１に対する送出を許可し、転送制御
部６１の送出を禁止しており、送信信号ＣＩＯおよびデ
ータ１が、転送制御部３１およびデータ保持手段３２か
ら、転送制御部１０１およびデータ保持手段１０２に送
出が完了されるまで保持される。転送制御部３１および
データ保持手段３２から、転送制御部１０１およびデー
タ保持手段１０２への伝−送が完了すると、転送制御部
３１のＱ２出力がＩＨ“レベルとなることにより、Ｄタ
イプ７リツプフロツプ８１′のセット入力は１Ｈルベル
、リセット入力も１Ｈ“レベルとなり、Ｄタイプフリッ
プフロップ８１’はリセットされ、転送制御部６１の送
出が許可される。データ１がデータ２よりもやや遅れて
入力された場合も全く同様に説明できるので省略する。

このように、データ１およびデータ２が競合して入力さ
れた場合は、Ｄタイプフリップ７０ツブ８１’およびＤ
タイプフリップフロップ８１’への入力を決定している
ノアゲート８２′、インバータ８Ｂ’、８４’およびＤ
タイプフリップフロップ８１’へのクロック入力となる
転送制御部１０１のＱ２出力によって、遅く入力された
データを一時停止させる。

上述のごとく、この実施例によれば、出力側の伝送路１
００が空いている状態において、データ１だけが存在し
データ２が存在しない場合は、デ−夕１が順次出力され
、データ２だけが存在しデータ１が存在しない場合は、
データ２が順次出力される。また、データｌおよびデー
タ２がデータ伝送路の最大転送能力で伝送されてきた場
合には、データ伝送路１００が処理しきれないため、デ
ータ伝送路８０．２０および１０そしてデータ伝送路６
０．５０および４０にデータが滞留する。この場合は、
データ伝送路３０およびデータ伝送路６０が交互に各伝
送路上のデータをデータ伝送路１００へ伝送する。

〈発明の効果〉以上のように、゛この発明によれば、複数の並列な伝送
路のデータが任意な時間間隔でかつお互いに非同期に伝
送されてきた場合でも、出力側のデータ伝送路から送信
許可信号が送られてきたことに応じて、調停制御部で調
停を行うことにより、伝送路の物理的収容能力の限界ま
で受理し、かつ調停制御に要する遅延時間が全くなく出
力側伝送路に順次伝送させることができる。したがって
、高速伝送とともに信頼性の高い調停機構が実現できる
。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。第２図は２つのデータ伝送路から送られてきたデータを
出力側のデータ伝送路に伝送する例の詳細な回路図であ
る。第３図および第４図は転送制御部の一実施例の回路
図である。第５図は２つのデータ伝送路から送られてき
たデータを出力側のデータ伝送路に伝送する他の例の詳
細な回路図である。第６図および第７図は転送制御部の
一実施例の回路図である。図において、１０，２０，３０，４０，５０゜６０．１
００はデータ伝送路、８０は調停制御部、１１．２１，
３１，４１，５１，６１，１０１は転送制御部、１２，
２２．３２，４２，５２，６２゜１０２はデータ保持手
段、８７．８８はＤタイプフリップ７０ツブ、８５，８
６はアンドゲート、８１．８２，８８．８４はナントゲ
ート、８９゜９０はノアゲート、８１′はＤタイプフリ
ップフロップ、８２’　、８５’　、８６’はノアゲー
ト、８３′８４’　、８７’　、８８’はインバータ、
８９’、９０’はナントゲートを示す。代理人　弁理士　杉　山　毅　至（他１名）ＥＳＥＴＥＳＥＴ

Claims

【特許請求の範囲】

１、複数の並列な入力側伝送路を介して転送されてきた
複数のデータを直列的に出力側の伝送路に伝送するため
のデータ伝送装置であって、前記複数の並列な入力側伝
送路のうち任意の２組の伝送路上に２組のデータが存在
し、前記出力側の伝送路から送信許可信号が送られてき
たことに応じて、前記複数の並列な入力側伝送路のそれ
ぞれのデータの混み具合により出力順を調停し、前記出
力側の伝送路に伝送するための調停制御手段を備えたこ
とを特徴とするデータ伝送装置。