JPH01109825A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル伝送を行うときの、クロック抽出す
るＰＬＬ回路に関するものである。

従来の技術 高速データからクロック信号を抽出する従来の回路には
、例えば、１．６Ｇ多重端周Ｎ置の様にＳＡＷフィルタ
を使用したものがあった（研究実用化報告第３６巻第２
号１１９）。この装置のタイミング再生部は非線形自己
抽出回路、ＳＡＷフィルタ及び２チツプのリミッタ回路
で構成されている。

しかし、ＳＡＷフィルタはＱ値を高く設定できないので
、抽出したクロックのジッダが大きいばかりでなく、透
過域の中心周波数が温度変化により変動するため、抽出
したクロックの位相誤差が大きい欠点があった。またＳ
ＡＷフィルタは高価であり、中心周波数の製造偏差も大
きいなどの欠点があった。

また、クロックを抽出する別の方法としてはＰＬＬ回路
がある。しかし、一般のＰＬＬ回路では例えば１．６Ｇ
Ｈｚの高速データのクロック抽出に使用できるものはな
かった。

発明が解決しようとする問題点 以上に説明したように、従来のＳＡＷフィルタを用いた
クロック抽出回路は、クロックジッタが大きく、温度変
化に対する位相誤差が大きいなどの欠点があり、一方、
従来のＰＬＬ回路は高速データのクロック抽出には使用
できない欠点があった。

問題点を解決するための手段 本発明は、上記問題点を解決するため、電圧制御型周波
数可変発振器と、前記発振器の出力を繰り返し周波数が
入力信号と同じでパルス幅が一定のパルスに変換する回
路と、前記発振周波数のＮ倍の信号を通過させる帯域通
過フィルタと、前記パルス幅変換回路の出力パルスを前
記フィルタに入力した時の出力の連続波と入力信号との
位相比較を行う回路と、前記位相比較出力の低域成分を
増幅する回路とで構成し、増幅回路の出力により周波数
可変発振器の周波数を制御して入力データに位相同期し
たクロックを得るものである。

作用 本発明は、電圧制御形発娠器の出力のＮ倍波と入力デー
タとの位相同期を取り、安定でしかもジ・ンタの少ない
クロックを抽出するものである。

実施例 本発明の一実施例について、第１図及び第２図とともに
説明する。

４は電圧制御型周波数可変水晶発振器（ＶＣＸＯ）であ
り、この発振器４の出力（波形イ）をエツジパルスの発
生回路５で、繰り返し周波数ｆが入力信号と同じでパル
ス幅が１／（８ｆ）のパルス（波形口）に変換する。こ
のパルスは４ｆの周波数成分を多く含んでおり、周波数
４ｆを通過させる帯域通過フィルタ６に入力すると周波
数４ｆの連続波（波形ハ）が得られる。この連続波出力
と端子ｌからの入力信号（波形二；ＲＺデータ）との位
相比較を位相比較器２で行い、位相比較器２の出力の低
域成分を低域アンプ３で増幅する。この増幅された低域
信号でＶＣＸＯ４を制御しＰＬＬを構成する。

この構成で帯域フィルタは４ｆ成分を抽出するだＧすで
良く、Ｑ値が高い必要はないのでＬＣフィルタでも良い
。

発明の効果 以上のように、本発明によれば、低域だけ増幅する増幅
器の帯域を狭くすることにより、Ｑ値を大きくすること
が出来る。従って、抽出したクロックのジッダを小さく
でき、しかも水晶発振器の安定性が高いので温度変化に
対する位相誤差が小さい。また従来のＰ　Ｌ　Ｌとは異
なり、水晶発振器の発振周波数は１氏くて済むので高速
データのクロック抽出回路に使用することが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例のＰＬＬ回路のブロック図、
第２図は同回路の動作説明用波形図である。 １・・・電圧制御型周波数可変発振器、２・・・パルス
発生回路、３・・・帯域通過フィルタ、４・・・位相比
較器、５・・・増幅回路。 代理人の氏名　弁理士　中尾敏男　ばか１名第１図 第２図

Claims (1)

【特許請求の範囲】
1. 電圧制御型周波数可変発振器と、前記発振器の出力を繰
   り返し周波数が入力信号と同じでパルス幅が一定のパル
   スに変換するパルス幅変換回路と、前記発振器の発振周
   波数のＮ倍の信号を通過させる帯域通過フィルタと、前
   記パルス幅変換回路の出力パルスを前記フィルタに入力
   した時の出力の連続波と入力信号との位相比較を行う回
   路と、前記位相比較回路の出力の低域成分を増幅する回
   路とを具備することを特徴とするＰＬＬ回路。