JPH01110771A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はｐｎｐバイポーラトランジスタ（以下ｐｎｐ）
ランジスタと略す）動作をするラテラル型ｐｎｐ　）ラ
ンジスタ動作能動素子を有する半導体装置及びその製造
方法に関する。

〔従来の技術〕

近年、バイポーラトランジスタの高速化のため、自己整
合及び微細化の技術の飛躍には目ざましいものがある。

しかし、それらのトランジスタはほとんどｎｐｎ）ラン
ジスタに関するものであり、ｐｎｐ　）ランジスタに関
しての改善は少ない。以下、従来のｐｎｐ　）ランジス
タの一例を図を用いて説明する。

第１θ図は従来のラテラル型ｐｎｐ　）ランジスタを能
動素子とする半導体装置の断面図である。

この半導体装置はｐ型のシリコン基板２１上にｎ＋型の
埋込層２２及びｎ型のエピタキシャル層２３を形成した
上で、素子分離用の絶縁領域２４で絶縁分離してベース
を構成する。このベースはｎ＋型の埋込層２２を通して
コンタクト層２５に接続される。そして、シリコン基板
２１の表面にシリコン酸化膜２６を形成し、かつその所
望の領域に窓を開設する。このシリコン酸化膜２６上に
は、ｐ型の不純物を導入した多結晶シリコン２７を形成
し、この多結晶シリコン２７を通して半導体基板２１に
ｐ型の不純物を導入して、ｎ型エピタキシャル層２３の
中にｐ型の拡散層２８を形成する。

このｐ型拡散層２８の内の１つは、ｐｎｐ）ランジス〉
のエミッタに、他方は同じくコレクタとして用いられる
。

しかる上で、多結晶シリコン２７を所望のパターンによ
りエツチングし、絶縁膜２９を全面に形成し、エミッタ
ーコレクタ間及びベースＢの夫々から電極を取出すコン
タクトホールを形成し、電極配線を含む半導体装置が構
成される。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置は、エミッタＥとコレクタＣ
の各拡散層の距離つまりｎ型ベース幅の微細化には、電
極配線の限界あるいはフォトリソグラフィの限界等の大
きな限界が存在している。

例えば、１μｍのりソグラフィを用いても、エミッタと
コレクタの各コンタクトと電□極配線のマージを必要と
することから、ベース幅としては、２μｍ程度の大きさ
になってしまう。このため、電流増幅率あるいは遮断周
波数の向上を図るには限界がある。

マタ、エミッタ、コレクタの拡散層を拡散の構成がりに
よりコントロールしようとすれば、エミッターコレクタ
間のパンチスルー等が発生しやすくなり、コントロール
性に問題があると同時に、エミッタ、コレクタ接合容量
の増加という問題が生じる。

本発明は、微細でしかもパンチスルーを有効に防止でき
るｐｎｐバイポーラトランジスタを有する半導体装置を
提供することを目的としている。

また、本発明の他の目的は上記半導体装置を製造する有
効な方法を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置は、ｎ型のエピタキシャル層表面に
、ショットキー接合で構成したコレクタとこのコレクタ
に絶縁膜を介して隣接するｐ型の拡散層からなるエミッ
タを形成し、かつエピタキシャル層の下に設けたｎ型埋
込層に接続したベースとでｐｎｐバイポーラトランジス
タを構成している。

さらに本発明の半導体装置は、ｎ＋型埋込み層を有する
ｐ型シリコン基板上のｎ−型エピタキシャル層表面にシ
ョットキーバリアダイオードとＰ＋型多結晶シリコンに
接続したＰ＋型拡散層が該ショットキーバリアダイオー
ドの周囲を包み込むように配置され、かつ該Ｐ＋型多結
晶シリコンの側壁の絶縁膜厚によりショットキーバリア
ダイオードとＰ＋型拡散層が自己整合的に決められたｐ
ｎｐバイポーラトランジスタ動作をする半導体装置とす
ることができる。

従来の半導体装置はりソグラフイ限界等により制限され
たベース幅にしか微細化されないのに対し、本発明は１
つの窓に対して窓の側壁の絶縁膜の厚さによりエミッタ
、コレクタを自己整合的に分離し、なおかつ、エミッタ
ーコレクタ間のパンチスルーを防ぐためにコレクタ側に
は拡散層を設けずにショットキーバリアダイオードで置
き換えることができる。

本発明の半導体装置の製造方法は、ｎ型埋込層及びｎ型
エピタキシャル層を形成したシリコン基板上に対してｎ
型埋込層に接続されたベース引出層を形成する工程と、
このエピタキシャル層上に絶縁膜、多結晶シリコン膜及
び絶縁膜を順次形成しかつこれらの膜をコレクタ形成領
域で開窓する工程と、この開窓内に側壁を形成した上で
窓内のエピタキシャル層表面を酸化する工程と、この側
壁を除去した後にｐ型不純物を含む多結晶シリコンを堆
積しかつこの多結晶シリコンを用いてエミッタとしての
ｐ型拡散層を形成する工程と、窓内に更に側壁を形成し
、かつこの側壁をマスクにして窓内にエピタキシャル層
を再度露呈させ、この露呈されたエピタキシギル層表面
に金属シリサイドを形成してショットキー接合のコレク
タを形成する工程とを含んでいる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図〜第８図は本発明の第１の実施例を製造工程順に
示した断面図であり、また、第９図は本発明の第１の実
施例の平面図である。以下、製造工程順に説明する。

先ず、第１図に示すように、ｐ型のシリコン基板１にｎ
＋型埋込層２を形成し、この上に０．５〜１．０μｍの
厚さにｎ型のエピタキシャル層３を堆積する。そして、
絶縁領域４を形成してい素子領域を画成し、かつ前記埋
込層２に繋がるベース引出層５を形成する。更に、前記
シリコン基板１上にはシリコン酸化膜６を形成し、少な
くとも前記ベース引出層５に相当する箇所に窓を開設す
る。

また、この上にｐ型不純物を含有する多結晶シリコン膜
７を堆積し、かつこれを選択エツチングして前記ベース
引出層５に接続されるベース電極を他の部分から分離さ
せる。この上で、前記多結晶シリコン膜７上にシリコン
窒化膜８、シリコン酸化膜９を順次堆積し、その上でコ
レクタ形成領域に相当するシリコン酸化膜９、シリコン
窒化膜８、多結晶シリコン７及びシリコン酸化膜６を選
択的に異方性エツチングしてコレクタ形成窓を開設する
。

次に、全面にシリコン窒化膜を１５００〜３０００人の
厚さに堆積した上で、これを反応性イオンエツチング（
以下ＲＩＥと称す）することにより、第２図に示すよう
に、前記コレクタ形成窓の垂直側壁部にのみシリコン窒
化膜１ｏを残して側壁を形成し、他？部分は除去する。

このＲＩＥ技術については、米国特許第４，２３４，３
６２号に開示されているとおりである。

次に、第３図に示すように、露出されたエピタキシャル
層３の表面を酸化して１０００〜２０００人の厚さのシ
リコン酸化膜１１を形成する。この時、コレクタ形成窓
の周辺部は側壁１ｏによって被覆さ九ているためにｎ型
エピタキシャル層３の酸化は防止される。その後、シリ
コン窒化膜１（ｌ熱！ｊ７酸Ｅより、エツチングする。

この時シリコン窒化膜１０に接するシリコン窒化膜８を
２０００〜３０００人サイドエツチングするようにオー
バーエツチングする。

次に、第４図に示すように、全面に多結晶シリコン１２
をシリコン窒化膜１０より厚＜　２０００〜４０００人
の厚さに成長する。ここでは、多結晶シリコン１２にｐ
型不純物を添加しており、続いて９００℃の熱処理を行
５ことにより多結晶シリコン１２を通してｐ型不純物を
ｎ型エピタキシャル層３に拡散させ、ｐ＋拡散層１３を
形成する。

この後、全面にシリコン窒化膜を形成した上で、第２図
で説明したＲＩＥ技術を用いてコレクタ形成窓の多結晶
シリコン１２開口内にシリコン窒化膜Ｉ４の側壁を形成
する。このシリコン窒化膜１４の膜厚は１０００〜２０
００人が望ましい。

次に、第５図に示すように、多結晶シリコン１２をＲＩ
Ｅを用いてエツチングする。エツチング量としては、３
０％〜１００％オーバーエツチングを行い、少なくとも
表面及びコレクタ形成窓内の多結晶シリコン１２を全部
除去する。この際、側壁１４に臨む多結晶シリコン１２
はシリコン窒化膜１４とともに２０００〜５０００人の
溝が形成されることが必要である。その後、露出されて
いる多結晶シリコン１２の表面を９００’Ｃ〜９５０’
Ｃの温度で約５００人酸化し、前記シリコン酸化膜１１
と一体の酸化膜とする。

なお、この時の熱処理により、ｐ＋拡散層１３を形成で
きるので、第４ｒｙＪの説明で述べた熱処理をこの工程
で兼ねることが可能である。また、工程数を削減する上
ではこの方が望ましい。

次に、第６図に示すように、全面にシリコン窒化膜Ｉ５
を段差被覆性よく成長する。なお、この膜はシリコン窒
化膜以外のシリコン酸化膜、アルミナ膜等に代えること
ができる。この時の膜厚は多結晶シリコン１２の膜厚２
０００〜４０００人の少なくとも１／２以上の膜厚を成
長する必要がある次に、第７図に示すように、シリコン
窒化膜１５をＲＩＥにより異方性エツチングし、引き続
いてシリコン酸化膜１１も同様に異方性エツチングし、
コレクタ形成窓内にｎ型エピタキシャル層３を露出する
。

そして、第８図に示すように、シリコン酸化膜９及びシ
リコン窒化膜８にエミッタ及びコレクタ電極用コンタク
トを開孔し、これらコンタクト内及び前記フンタクト形
成窓内のｎ型エピタキシャル層３表面に白金シリサイド
層１６を形成する。

この結果、コレクタ形成窓内にはショットキー接合（シ
ョットキーバリアダイオード）のコレクタＣが形成され
、同時にエミッタ電極部Ｅ及びベース電極部Ｂが形成さ
れる。なお、これらエミッタＥとベースＢの接合はオー
ミックコンタクトになることはいうまでもない。

以上の工程により、第９図に平面図レイアウト図を示す
ように、ラテラル型のｐｎｐ　）ランジスタを製造する
ことができる。

したがって、このように製造されたラテラル型ｐｎｐ）
ランジスタは、エミッタとしてのｐ＋拡散層１．３と、
コレクタとしての白金シリサイド１６を夫々自己整合的
に形成しているので、両者の間隔、即ちベース幅をシリ
コン窒化膜１４．１５の厚さに制御でき、フォトリング
ラフィの限界にかかわらず微細化することが可能となる
。こ九により、電流増幅率或いは遮断周波数の向上を実
現できる。

また、このｐｎｐ）ランジスタはコレクタをショットキ
ー接合としているのでコレクタにおける横方向の広がり
を無くすことができ、パンチスルーに対する耐性を向上
することも可能となる。

ここで、コレクタコンタクトとエミッタ、ベースコンタ
クトの開孔順序は前記説明と逆の順序にしてもよい。ま
た、この実施例では、ｎ型エピタキシャル層３の表面に
そのまま白金シリサイド層１６を形成しているが、さら
に精度の良い特性を得るために、エピタキシャル層３の
表面に予めリン或いはヒ素をイオン注入してもよい。こ
れによす、エピタキシャル層の表面濃度をコントロール
でき、パンチスルーな有効に防止できる。

次に本発明の第２の実施例を説明する。第１図から第７
図までは第１の実施例と同じである。第７図の工程から
第１１図に示すように、露出したｎ型エピタキシャル層
３をＲＩＥにより異方性エッチし、ｎ＋埋込層２に達し
ない程度に２０００〜５０００人除去し、溝２０を設け
る。次に第１２図に示すようにエミッタ及びコレクタ電
極用コンタクトを開孔し各コンタクト部にシリサイド、
例えば最もよく用いられている白金シリサイド層２２を
形成する。このようにコレクタ接合部Ｃにはシゴットキ
・バリアダイオードが形成され、エミッタ電極部Ｅ及び
ベース電極部Ｂはオーミックコンタクトになる。以上の
工程により、本発明の第２の実施例を作りあげることが
できる。また第７図及び第１１図の工程順に関しては上
述の逆の手順であっても有効であり、コレクタコンタク
トとエミッタ、ベースコンタクトの開孔順は本発明の本
質には関係がないことは明白である。第１３図はこの第
２の実施例の平面図である。尚、第１１図乃至第１３図
で第１図乃至第９図と同一の機能のところは同一の符号
で示している。

次に第３の実施例を説明する。第１４図は本発明の第３
の実施例の縦断面図である。第２の実施例ではコレクタ
の周りをエミッタが囲む場合な説明したが、第３の実施
例ではｐ＋型エミッタ１３の周りにショットキ・バリア
コレクタ３２が囲む例を示している。このように、コレ
クタ溝３０をリング状に形成することにより、より高い
電流増幅率を得ることが可能になる。尚、第１４図で第
１図乃至第９図、第１１図乃至第１３図と同一の機能の
ところは同一の符号で示している。

〔発明の効果〕

以上説明したように本発明は、ｎ型のエピタキシャル層
表面に、ショットキー接合で構成したコレクタとこのコ
レクタに絶縁膜を介して隣接するｐ型の拡散層からなる
エミッタを形成し、かつエピタキシャル層の下に設けた
ｎ型埋込層に接続したベースとでＰｎｐバイポーラトラ
ンジスタを構成しているので、エミッタとコレクタを側
壁を利用して自己整合的に形成することにより、非常に
微細なベース幅を有するｐｎｐ　）ランジスタ動作の能
動素子が形成でき、遮断周波数等の高周波特性の向上が
図れるという効果がある。またコレクタをショットキー
接合で構成しているため、横方申の広がりを無くすこと
ができ、パンチスルーに対する耐性を向上することがで
きる効果もある。

【図面の簡単な説明】

第１図乃至第８図は本発明の第１の実施例を製造工程順
に示す半導体装置の断面図であり、第９図は第１の実施
例の製造された半導体装置の平面レイアウト図である。 第１０図は従来の半導体装置 置の一例の断面図である。第↓図乃至第１２図は本発明
の第２の実施例の製造工程の一部を示す半導体装置の断
面図であり、第１３図は第２の実施例の製造された半導
体装置の平面レイアウト図である。第１４図は本発明の
第３の実施例の断面図である。 １・・・・・・ｐ型シリコン基板、２・・・・・・ｎ型
埋込層、３・・・・・・ｎ型エピタキシャル層、４・・
・・・・絶縁領域、５・・・・・・ベース引出層、６・
・・・・・シリコン酸化膜、７・・・・・・多結晶シリ
コン膜、８・・・・・・シリコン窒化膜、９・・・・・
・シリコン酸化膜、１０・・・・・・シリコン窒化膜、
１１・・・・・・シリコン酸化膜、１２・・・・・・多
結晶シリコン膜、１３・・・・・・ｐ型拡散層、１４・
・川・シリコン窒化膜、１５・・・・・・シリコン窒化
膜、１６，２２．３２・・・・・・白金シリサイド、２
ｌ・・・・・・ｐ型シリコン基板、２２・・・・・・ｎ
型埋込層、２３・・・・・・ｎ型エピタキシャル層、２
４・・・・・・絶縁領域、２５・・・・・・ベース引出
層、２６・・・・・・シリコン酸化膜、２７・・・・・
・多結晶シリコン膜、２８・・団・ｐ型拡散層、２９・
・・・・・絶縁膜、２０、３０・川・・溝。 代理人　弁理士　　内　原　　　皿 日 第１図 躬！５図 躬６図 第７図 第３図 躬り図 躬／θ図 第７５図 躬／４図

Claims (5)

【特許請求の範囲】
1. （１）ｎ型のエピタキシャル層にショットキー接合で構
   成したコレクタと、このエピタキシャル層表面に前記シ
   ョットキー接合と絶縁膜を介して隣接する位置に形成し
   たｐ型の拡散層からなるエミッタと、前記エピタキシャ
   ル層の下に設けたｎ型埋込層に接続されたベースとで構
   成したｐｎｐバイポーラトランジスタを有することを特
   徴とする半導体装置。
2. （２）前記ｎ型のエピタキシャル層表面に溝が設けられ
   、前記ショットキー接合は該溝内の表面に設けられ、前
   記ｐ型の拡散層はｐ＾＋多結晶シリコン層に接続する該
   多結晶シリコン層の側壁の絶縁膜厚により、前記ショッ
   トキー接合と前記ｐ型の拡散層とが自己整合的に決めら
   れていることを特徴とする特許請求の範囲第（１）項記
   載の半導体装置。
3. （３）ｎ型埋込層を形成したシリコン基板上にｎ型エピ
   タキシャル層を形成し、かつこのエピタキシャル層を絶
   縁領域で画成するとともに前記ｎ型埋込層に接続された
   ベース引出層を形成する工程と、このエピタキシャル層
   上に絶縁膜、多結晶シリコン膜及び絶縁膜を順次形成す
   る工程と、これら絶縁膜や多結晶シリコン膜をコレクタ
   形成領域で開窓して前記エピタキシャル層表面を露呈さ
   せる工程と、この開窓内に側壁を形成した上で窓内のエ
   ピタキシャル層表面を酸化する工程と、前記側壁を除去
   したアドレスに少なくともこの除去した箇所を覆うよう
   にｐ型不純物を含む多結晶シリコンを堆積する工程と、
   この多結晶シリコンに含まれるｐ型不純物を拡散して前
   記エピタキシャル層にエミッタとしてのｐ型拡散層を形
   成する工程と、このｐ型拡散層を被覆した上で前記窓内
   に更に側壁を形成しかつこの側壁をマスクにして窓内に
   エピタキシャル層を再度露呈させる工程と、少なくとも
   この露呈されたエピタキシャル層表面に金属シリサイド
   を形成してショットキー接合のコレクタを形成する工程
   とを含むことを特徴とする半導体装置の製造方法。
4. （４）ｎ＾＋型の埋込み層を有するｐ型のシリコン基板
   上に堆積したｎ＾−型のエピタキシャル層上に第１の絶
   縁膜とｐ型の不純物を含有する第１の多結晶シリコン膜
   と第２の絶縁膜と第３の絶縁膜を順次形成する工程、異
   方性エッチによって、前記第３、第２の絶縁膜、前記第
   １の多結晶シリコン膜及び前記１の絶縁膜を選択的に順
   次除去して、第１の窓を開孔する工程、前記第１の窓側
   面に第２の絶縁膜を形成し、それをマスクとして前記１
   の窓底部を酸化する工程、前記第１の窓側面及び第１の
   多結晶シリコン上の第２の絶縁膜を第１のくぼみができ
   るように除去する工程、前記第１のくぼみを埋込むよう
   に全面にｐ型の多結晶シリコンを成長し、前記ｎ型のエ
   ピタキシャル層の一部にｐ型の拡散層を形成する工程、
   前記第１の窓側面に第４の絶縁膜を形成する工程、露出
   した第２の多結晶シリコンをエッチングし、第４の絶縁
   膜周辺部に第２のくぼみを形成する工程、前記第２のく
   ぼみを第５の絶縁膜で埋込む工程、前記第１の窓底面に
   ショットキ・バリアダイオードを形成すると同時に前記
   第１のｐ＾＋型多結晶シリコン膜と、ｎ＾＋型埋込み層
   に接続した電極を形成する工程とを有することを特徴と
   するＰＮＰバイポーラトランジスタ動作をするＰＮＰ型
   トランジスタを有する半導体装置の製造方法。
5. （５）ｎ＾＋型の埋込み層を有するｐ型のシリコン基板
   上に堆積したｎ型のエピタキシャル層の上に第１の絶縁
   膜とｐ型の不純物を含有する第１の多結晶シリコン膜と
   第２の絶縁膜と第３の絶縁膜を順次形成する工程、異方
   性エッチによって前記第３、第２の絶縁膜、前記第１の
   多結晶シリコン膜及び前記第１の絶縁膜を選択的に順次
   除去して、第１の窓を開孔する工程、前記第１の窓側面
   に第２の絶縁膜を形成し、それをマスクとして前記第１
   の窓底部を酸化する工程、前記第１の窓側面及び第１の
   多結晶シリコン上の第２の絶縁膜を第１のくぼみができ
   るように除去する工程、前記第１のくぼみを埋込むよう
   に全面にｐ型の多結晶シリコンを成長し、前記ｎ型のエ
   ピタキシヤル層の一部にｐ型の拡散層を形成する工程、
   前記第１の窓側面に代４の絶縁膜を形成する工程、露出
   した第２の多結晶シリコンをエッチングし、前記第４の
   絶縁膜周辺部に第２のくぼみを形成する工程、前記第２
   のくぼみを第５の絶縁膜で埋込む工程、前記窓底面のｎ
   ＾−型エピタキシャル層をｎ＾＋型埋込み層に達しない
   深さまでエッチングし溝を形成する工程、前記溝面にシ
   ョットキ・バリアダイオードを形成すると同時に前記第
   １のｐ＾＋型多結晶シリコン膜と、ｎ＾＋型埋込み層に
   接続した電極を形成する工程とを有することを特徴とす
   るＰＮＰ型バイポーラ動作をするＰＮＰ型トランジスタ
   を有する半導体装置の製造方法。