JPH01112442A - Measuring instrument for cpu load distribution - Google Patents
Measuring instrument for cpu load distributionInfo
- Publication number
- JPH01112442A JPH01112442A JP62272237A JP27223787A JPH01112442A JP H01112442 A JPH01112442 A JP H01112442A JP 62272237 A JP62272237 A JP 62272237A JP 27223787 A JP27223787 A JP 27223787A JP H01112442 A JPH01112442 A JP H01112442A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- load distribution
- cpu load
- deciding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 12
- 238000000605 extraction Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はCPU負荷分布測定装置に関し、特にコンピュ
ータシステムで稼働する各プログラムに対するCPUの
負荷の分布を測定するCPU負荷分布測定装置に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a CPU load distribution measuring device, and more particularly to a CPU load distribution measuring device that measures the distribution of CPU loads for each program running on a computer system.
コンピュータシステムで稼働する各プログラムへのCP
U負荷分布を測定する従来のCPU負荷分布測定装置は
、各プログラムを実行させるファームウェアエミュレー
タなどに、CPUの実行時間測定機能やCPUの実行時
間測定区間登録機能を組込んでいる。CP for each program running on a computer system
A conventional CPU load distribution measurement device for measuring U load distribution incorporates a CPU execution time measurement function and a CPU execution time measurement section registration function into a firmware emulator or the like that executes each program.
これらを使用して、従来のCPU負荷分布測定装置は、
各プログラムの実行開始アドレスと実行終了アドレスと
を登録して、その二つがあられれる間の時間1m隔を測
定し、この時間間隔と全実行時間との比を求めて、CP
U負荷分布を測定している。Using these, the conventional CPU load distribution measuring device
Register the execution start address and execution end address of each program, measure the 1m interval between the two, calculate the ratio of this time interval to the total execution time, and calculate the CP
Measuring U load distribution.
1、発明が解決しようとする問題点〕
上述した従来のCPU負荷分布測定装置は、測定するプ
ログラムについて、実行開始アドレスと実行終了アドレ
スとを測定装置に登録しなければならないが、一つのプ
ログラムが複数の実行開始アドレスと複数の実行終了ア
ドレスとを持つ場合も多く、そのプログラムの設計上の
構造を理ぞしていなければ測定することができないとい
う問題・点がある。1. Problems to be Solved by the Invention] In the conventional CPU load distribution measuring device described above, the execution start address and execution end address of the program to be measured must be registered in the measuring device. Programs often have multiple execution start addresses and multiple execution end addresses, and there is a problem in that they cannot be measured unless the design structure of the program is understood.
また、コンピュータシステムは、−fiにオペレーティ
ングシステムを使用し、タスクと呼ばれるプログラムの
処理単位により、並行処理を行っており、あるタスクで
実行中のプログラムに他のタスクにあるプログラムが割
込んで実行されるので、あるタスクで実行中のプログラ
ムの実行開始アドレスと実行終了アドレスとの間の時間
間隔を単純に測定したのではそのタスクの実行時間にな
らないこととなる。In addition, computer systems use the operating system for -fi and perform parallel processing using processing units of programs called tasks, and programs running in one task are interrupted and executed by programs in other tasks. Therefore, simply measuring the time interval between the execution start address and the execution end address of a program being executed by a certain task will not provide the execution time of that task.
このため、割込んだ他のタスクにあるプログラムの実行
時間部分をその測定値から取除くなど複雑な測定とその
結果の処置を行わねばならないという問題点がある。Therefore, there is a problem in that complicated measurements such as removing the execution time portion of a program in another task that has been interrupted from the measured value and processing of the results must be performed.
これらの二つの問題点は、そのコンピュータシステムで
使用しているプログラム数やそのときの測定対象となる
プログラム数が多いほど、顕著にあられれて難しい問題
となる。These two problems become more noticeable and more difficult as the number of programs used in the computer system and the number of programs to be measured at that time increases.
本発明の目的は、実行する各プログラムの設計上の構造
や他のタスクによる割込みの影響を考慮する必要がなく
、多数のプログラムに対する同時測定が簡単に行えるC
PU負荷分布測定装置を提供することにある。An object of the present invention is to easily perform simultaneous measurements on a large number of programs without having to consider the design structure of each program to be executed or the influence of interrupts caused by other tasks.
An object of the present invention is to provide a PU load distribution measuring device.
(゛問題点を解決するための手段〕
本発明のCPU負荷分布測定装置は、
(A>あらかじめ設定した一定の時間間隔で連続してサ
ンプリングパルスを発生するパルス発生部、
(B)前記サンプリングパルスの一つ一つを受けて、そ
の都度、コンピュータシステムで実行中にある命令の格
納アドレスを抽出する実行アドレス抽出部、
(C)前記コンピュータシステムが実行する各プログラ
ムの格納領域を示す情報を記憶するプログラム格納領域
表記憶部、
(D>前記実行アドレス抽出部で抽出された実行中にあ
る命令の格納アドレスが前記プログラム格納領域表記憶
部に記憶されたどのプログラムの格納アドレス領域゛に
あるかを判定する抽出アドレス判定部、
(E)前記抽出アドレス判定部の判定回数を各プログラ
ムごとに集計し、全抽出回数に対する各プログラムの判
定回数の割合を算定するCPU負荷分布算定部、
(F)前記CPU負荷分布算定部の算定結果を各プログ
ラムへのCPU負荷分布として出力するCPU負荷分布
出力部、
を備えて構成されている。(Means for Solving the Problems) The CPU load distribution measuring device of the present invention includes: (A> a pulse generator that continuously generates sampling pulses at preset fixed time intervals; (B) the sampling pulses; (C) an execution address extraction unit that extracts the storage address of the instruction being executed by the computer system each time the computer system receives each of the instructions; (C) stores information indicating the storage area of each program executed by the computer system; a program storage area table storage unit, (D>in which program storage address area stored in the program storage area table storage unit is the storage address of the instruction being executed extracted by the execution address extraction unit); (E) a CPU load distribution calculation unit that totals the number of determinations made by the extraction address determination section for each program and calculates the ratio of the number of determinations of each program to the total number of extractions; (F) A CPU load distribution output section that outputs the calculation result of the CPU load distribution calculation section as a CPU load distribution to each program.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明のCPU負荷分布測定装置の一実施例を
示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the CPU load distribution measuring device of the present invention.
第1図において、CPU負荷分布測定装置1は、コンピ
ュータシステム2で実行される各プログラムに対して5
、どのようにCPUの負荷が分布するかを測定する。In FIG. 1, the CPU load distribution measuring device 1 has five
, measure how the CPU load is distributed.
まず、CPU負荷分布測定装置1のパルス発生部1−1
は、あらかじめ設定した一定の時間間隔で連続してサン
プリングパルスを発生する。First, the pulse generator 1-1 of the CPU load distribution measuring device 1
generates sampling pulses continuously at preset fixed time intervals.
実行アドレス抽出部1−2は、このサンプリングパルス
の一つ一つを受けて、それを受けるごとにコンピュータ
システム2から送られて来る実行中の命令の格納アドレ
スを抽出する。The execution address extractor 1-2 receives each of the sampling pulses and extracts the storage address of the instruction being executed sent from the computer system 2 each time it is received.
一方、プログラム格納領域表記憶部1−3は、コンピュ
ータシステム2が実行する各プログラムの格納領域を示
す情報を記憶している。On the other hand, the program storage area table storage unit 1-3 stores information indicating the storage area of each program executed by the computer system 2.
第2図はプログラム格納領域表記憶部1−3に記憶され
ている各プログラムの格納領域を示す情報の情報構成図
である。FIG. 2 is an information configuration diagram of information indicating the storage area of each program stored in the program storage area table storage section 1-3.
第2図に示すように、コンピュータシステム2が実行す
る各プログラムp、、p2. ・・・ ・・・ ・・
・P l +・・・・・・・・・PMは、それぞれ格納
領域の先頭アドレスL、、L2.・・・・・・・・・L
t、・・・・・・・・・LM、およびそれぞれ格納領域
の後尾アドレスH1。As shown in FIG. 2, each program p, , p2 .・・・ ・・・ ・・・
・P l +...PM are the starting addresses L, , L2 . . . of the storage area, respectively.・・・・・・・・・L
t, ......LM, and the tail address H1 of each storage area.
H2+・・・・・・・・・Ht、・・・・・・・・・H
Mを、各プログラムの格納領域を示す情報として有して
いる。H2+・・・・・・・・・Ht,・・・・・・・・・H
M is included as information indicating the storage area of each program.
実行アドレス抽出部1−2で抽出された実行中の命令の
格納アドレスをX番地とすると、抽出アドレス判定部1
−4は、このXに対して、L、≦X≦H+を満足するp
tを検索し、このXがプログラムP1の格納アドレス領
域にあると判定する。If the storage address of the instruction being executed extracted by the execution address extraction unit 1-2 is address X, then the extraction address determination unit 1
-4 is p that satisfies L, ≦X≦H+ for this X.
t is searched and it is determined that this X is in the storage address area of program P1.
この判定結果を受けて、CPU負荷分布算定部1−5は
、抽出アドレス判定部1−4の判定回数を各プログラム
ごとに集計し、全抽出回数に対する各プログラムの判定
回数の割合を算定する。In response to this determination result, the CPU load distribution calculation unit 1-5 totals the number of determinations made by the extraction address determination unit 1-4 for each program, and calculates the ratio of the number of determinations of each program to the total number of extractions.
第3図はCPU負荷分布算定部1−5に有する判定回数
情報を示す情報構成図である。FIG. 3 is an information configuration diagram showing the judgment number information held in the CPU load distribution calculating section 1-5.
CPU負荷分布算定部1−5は、第3図のように、各プ
ログラムp、、p2.・・・・・・・・・PI、・・・
・・・・・・PMに対して、それぞれそのプログラムI
\の判定回数N、、N2.・・・・・・・・・N1.・
・・・・・・・・N、とそれらの合計値Nとを保持して
いる。As shown in FIG. 3, the CPU load distribution calculation unit 1-5 calculates each program p, , p2 .・・・・・・・・・PI、・・・
・・・・・・For each PM, its program I
\ judgment number N,, N2.・・・・・・・・・N1.・
. . . N, and their total value N are held.
判定回数N1 + N2 +・・・・・・・・・Nl、
・・・・・・・・・NMおよびNは、初期値としてはそ
れぞれOが与えられるが、抽出アドレス判定部1−4が
格納アドレスXをプログラムP、の格納アドレス領域に
あると判定するごとに、CPU負荷分布算定部1−5は
そのプログラムへの判定回数N1と判定回数の合計値N
とに1を加える。Judgment number N1 + N2 +...Nl,
......NM and N are each given O as an initial value, but each time the extraction address determination unit 1-4 determines that the storage address X is in the storage address area of the program P. Then, the CPU load distribution calculation unit 1-5 determines the number of times N1 of determination is made for the program and the total value N of the number of times of determination.
Add 1 to .
Nの値が一定の値を越えたとき、CPLI負荷分布算定
部1−5は全抽出回数に対する各プログラムの判定回数
の割合N l/ N 、 N2 / N 、・・・・・
・・・・N、/N、・・・・・・・・・N、/Nを算定
する。When the value of N exceeds a certain value, the CPLI load distribution calculation unit 1-5 calculates the ratio of the number of judgments of each program to the total number of extractions Nl/N, N2/N,...
...N, /N, ......Calculate N, /N.
CPU負荷分布出力部1−6は、CPU負荷分布算定部
1−5の算定結果である全抽出回数に対する各プログラ
ムの判定回数の割合N、/N。The CPU load distribution output unit 1-6 calculates the ratio N, /N of the number of determinations of each program to the total number of extractions, which is the calculation result of the CPU load distribution calculation unit 1-5.
N2/N、・・・・・・・・・N、/N、・・・・・・
・・・N M / Nを各プログラムへのコンピュータ
システム2のCPU負荷分布としてCR,Tデイスプレ
ィまたはプリンタに出力する。N2/N, ・・・・・・・・・N, /N, ・・・・・・
. . . Output N M / N to the CR, T display or printer as the CPU load distribution of the computer system 2 for each program.
以上説明したように、本発明のCPU負荷分布測定装置
は、コンピュータシステムの性能評価に関する重要な要
素である各プログラムへのCPU負荷分布の測定を統計
的手法を用いて実現しているので、実行アドレス抽出回
数を増加させることにより、その測定精度を制限なく向
上させることができるという利点がある。As explained above, the CPU load distribution measuring device of the present invention uses a statistical method to measure the CPU load distribution for each program, which is an important element in evaluating the performance of a computer system. By increasing the number of address extractions, there is an advantage that the measurement accuracy can be improved without any limit.
一方、本発明のCPU負荷分布測定装置は、各プログラ
ムの実行開始アドレスと実行終了アドレスを測定に使用
するのではなく、各プログラムに割当てられた格納アド
レス領域を使用しているので、実行する各プログラムの
設計上の構造や他のタスクによる割込みの影響を考慮す
る必要がなく、多数の10グラムに対する同時測定が簡
単に行えるという効果を有している。On the other hand, the CPU load distribution measuring device of the present invention does not use the execution start address and execution end address of each program for measurement, but uses the storage address area assigned to each program. There is no need to consider the design structure of the program or the influence of interruptions caused by other tasks, and there is an advantage that simultaneous measurement of a large number of 10 grams can be easily performed.
このため、本発明のCPU負荷分布測定装置を使用する
ことにより、CPU負荷分布の測定をプログラム設計に
無関係の人々に依頼して容易に行えるという効果もある
。Therefore, by using the CPU load distribution measuring device of the present invention, there is an effect that measurement of the CPU load distribution can be easily performed by requesting people who are not involved in program design.
第1図は本発明のCPU負荷分布測定装置の一実施例を
示すブロック図、第2図は各プログラムの格納領域を示
す情報の情報構成図、第3図は判定回数情報を示す情報
構成図である。
l・・・・・・CPU負荷分布測定装置、1−1・・・
・・・パルス発生部、■−2・・・・・・実行アドレス
抽出部、1−3・・・・・・プログラム格納領域表記憶
部、1−4・・・・・・抽出アドレス判定部、■−5・
・・・・・CPU負荷分布算定部、1−6・・・・・・
CPU負荷分布出力部、2・・・・・・コンピュータシ
ステム。
−代理人 弁理士 白魚 音
第1図FIG. 1 is a block diagram showing an embodiment of the CPU load distribution measuring device of the present invention, FIG. 2 is an information configuration diagram of information indicating the storage area of each program, and FIG. 3 is an information configuration diagram showing determination frequency information. It is. l...CPU load distribution measuring device, 1-1...
...Pulse generation section, ■-2...Execution address extraction section, 1-3...Program storage area table storage section, 1-4...Extraction address determination section , ■-5・
...CPU load distribution calculation section, 1-6...
CPU load distribution output unit, 2... Computer system. -Representative Patent Attorney Shiroo Sound Diagram 1
Claims (1)
ンプリングパルスを発生するパルス発生部、 (B)前記サンプリングパルスの一つ一つを受けて、そ
の都度、コンピュータシステムで実行中にある命令の格
納アドレスを抽出する実行アドレス抽出部、 (C)前記コンピュータシステムが実行する各プログラ
ムの格納領域を示す情報を記憶するプログラム格納領域
表記憶部、 (D)前記実行アドレス抽出部で抽出された実行中にあ
る命令の格納アドレスが前記プログラム格納領域表記憶
部に記憶されたどのプログラムの格納アドレス領域にあ
るかを判定する抽出アドレス判定部、 (E)前記抽出アドレス判定部の判定回数を各プログラ
ムごとに集計し、全抽出回数に対する各プログラムの判
定回数の割合を算定する CPU負荷分布算定部、 (F)前記CPU負荷分布算定部の算定結果を各プログ
ラムへのCPU負荷分布として出力するCPU負荷分布
出力部、 を備えることを特徴とするCPU負荷分布測定装置。[Claims] (A) A pulse generator that continuously generates sampling pulses at preset fixed time intervals; (B) A computer system that receives each of the sampling pulses one by one. an execution address extraction unit that extracts a storage address of an instruction being executed; (C) a program storage area table storage unit that stores information indicating a storage area of each program executed by the computer system; (D) the execution address extraction unit. (E) an extraction address determination unit that determines in which program storage address area stored in the program storage area table storage unit the storage address of the instruction being executed extracted by the extraction address determination unit is located; (F) A CPU load distribution calculation unit that aggregates the number of determinations for each program for each program and calculates the ratio of the number of determinations for each program to the total number of extractions; A CPU load distribution measuring device comprising: a CPU load distribution output section that outputs a distribution.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272237A JPH01112442A (en) | 1987-10-27 | 1987-10-27 | Measuring instrument for cpu load distribution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272237A JPH01112442A (en) | 1987-10-27 | 1987-10-27 | Measuring instrument for cpu load distribution |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112442A true JPH01112442A (en) | 1989-05-01 |
Family
ID=17511035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272237A Pending JPH01112442A (en) | 1987-10-27 | 1987-10-27 | Measuring instrument for cpu load distribution |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112442A (en) |
-
1987
- 1987-10-27 JP JP62272237A patent/JPH01112442A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188862B2 (en) | Power consumption analysis method and device | |
| US7315795B2 (en) | Performance analyzing method using hardware | |
| JP2806524B2 (en) | Vector operation instruction issue control method | |
| JPH01112442A (en) | Measuring instrument for cpu load distribution | |
| US20090125705A1 (en) | Data processing method and apparatus with respect to scalability of parallel computer systems | |
| JP4996623B2 (en) | Detection apparatus, program, and detection method | |
| WO2003032167A2 (en) | System and method for deriving a computing system processing capacity metric | |
| JP2715904B2 (en) | Computer system performance evaluation device | |
| JP4093909B2 (en) | Parallel performance evaluation method and program | |
| US20210208998A1 (en) | Function analyzer, function analysis method, and function analysis program | |
| JPS6214243A (en) | Program cost estimating system | |
| JPS60136837A (en) | Processing capacity evaluation method for computer systems | |
| JPS5822463A (en) | Computer load measuring instrument | |
| Janecek et al. | Uncovering steady state executions in Java microbenchmarking with call graph analysis | |
| JPH04264921A (en) | Project evaluator for software development | |
| JPS61271546A (en) | Computer load analyzing method | |
| Liu et al. | Delaunay method for free flight conflict detection. | |
| JP3129027B2 (en) | Parallel processing computer | |
| Schwetman et al. | When to stop a simulation run: A case study | |
| JPH0488435A (en) | Measurement system for total execution clock quantity by instruction | |
| CN115640197A (en) | Method, device and system for testing performance of kernel of operating system of Internet of things | |
| JPS6227835A (en) | Measuring method for load of microprogram controller | |
| WO2023287108A1 (en) | Method and system for indirectly estimating calculative execution speed of deep learning model | |
| JP2016052029A (en) | Communication LSI verification apparatus, communication LSI verification method, and program | |
| JPH06131205A (en) | Deadlock restart system |