JPH01112442A - Ｃｐｕ負荷分布測定装置 - Google Patents
Ｃｐｕ負荷分布測定装置Info
- Publication number
- JPH01112442A JPH01112442A JP62272237A JP27223787A JPH01112442A JP H01112442 A JPH01112442 A JP H01112442A JP 62272237 A JP62272237 A JP 62272237A JP 27223787 A JP27223787 A JP 27223787A JP H01112442 A JPH01112442 A JP H01112442A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- load distribution
- cpu load
- deciding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 12
- 238000000605 extraction Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＰＵ負荷分布測定装置に関し、特にコンピュ
ータシステムで稼働する各プログラムに対するＣＰＵの
負荷の分布を測定するＣＰＵ負荷分布測定装置に関する
。
ータシステムで稼働する各プログラムに対するＣＰＵの
負荷の分布を測定するＣＰＵ負荷分布測定装置に関する
。
コンピュータシステムで稼働する各プログラムへのＣＰ
Ｕ負荷分布を測定する従来のＣＰＵ負荷分布測定装置は
、各プログラムを実行させるファームウェアエミュレー
タなどに、ＣＰＵの実行時間測定機能やＣＰＵの実行時
間測定区間登録機能を組込んでいる。
Ｕ負荷分布を測定する従来のＣＰＵ負荷分布測定装置は
、各プログラムを実行させるファームウェアエミュレー
タなどに、ＣＰＵの実行時間測定機能やＣＰＵの実行時
間測定区間登録機能を組込んでいる。
これらを使用して、従来のＣＰＵ負荷分布測定装置は、
各プログラムの実行開始アドレスと実行終了アドレスと
を登録して、その二つがあられれる間の時間１ｍ隔を測
定し、この時間間隔と全実行時間との比を求めて、ＣＰ
Ｕ負荷分布を測定している。
各プログラムの実行開始アドレスと実行終了アドレスと
を登録して、その二つがあられれる間の時間１ｍ隔を測
定し、この時間間隔と全実行時間との比を求めて、ＣＰ
Ｕ負荷分布を測定している。
１、発明が解決しようとする問題点〕
上述した従来のＣＰＵ負荷分布測定装置は、測定するプ
ログラムについて、実行開始アドレスと実行終了アドレ
スとを測定装置に登録しなければならないが、一つのプ
ログラムが複数の実行開始アドレスと複数の実行終了ア
ドレスとを持つ場合も多く、そのプログラムの設計上の
構造を理ぞしていなければ測定することができないとい
う問題・点がある。
ログラムについて、実行開始アドレスと実行終了アドレ
スとを測定装置に登録しなければならないが、一つのプ
ログラムが複数の実行開始アドレスと複数の実行終了ア
ドレスとを持つ場合も多く、そのプログラムの設計上の
構造を理ぞしていなければ測定することができないとい
う問題・点がある。
また、コンピュータシステムは、−ｆｉにオペレーティ
ングシステムを使用し、タスクと呼ばれるプログラムの
処理単位により、並行処理を行っており、あるタスクで
実行中のプログラムに他のタスクにあるプログラムが割
込んで実行されるので、あるタスクで実行中のプログラ
ムの実行開始アドレスと実行終了アドレスとの間の時間
間隔を単純に測定したのではそのタスクの実行時間にな
らないこととなる。
ングシステムを使用し、タスクと呼ばれるプログラムの
処理単位により、並行処理を行っており、あるタスクで
実行中のプログラムに他のタスクにあるプログラムが割
込んで実行されるので、あるタスクで実行中のプログラ
ムの実行開始アドレスと実行終了アドレスとの間の時間
間隔を単純に測定したのではそのタスクの実行時間にな
らないこととなる。
このため、割込んだ他のタスクにあるプログラムの実行
時間部分をその測定値から取除くなど複雑な測定とその
結果の処置を行わねばならないという問題点がある。
時間部分をその測定値から取除くなど複雑な測定とその
結果の処置を行わねばならないという問題点がある。
これらの二つの問題点は、そのコンピュータシステムで
使用しているプログラム数やそのときの測定対象となる
プログラム数が多いほど、顕著にあられれて難しい問題
となる。
使用しているプログラム数やそのときの測定対象となる
プログラム数が多いほど、顕著にあられれて難しい問題
となる。
本発明の目的は、実行する各プログラムの設計上の構造
や他のタスクによる割込みの影響を考慮する必要がなく
、多数のプログラムに対する同時測定が簡単に行えるＣ
ＰＵ負荷分布測定装置を提供することにある。
や他のタスクによる割込みの影響を考慮する必要がなく
、多数のプログラムに対する同時測定が簡単に行えるＣ
ＰＵ負荷分布測定装置を提供することにある。
（゛問題点を解決するための手段〕
本発明のＣＰＵ負荷分布測定装置は、
（Ａ＞あらかじめ設定した一定の時間間隔で連続してサ
ンプリングパルスを発生するパルス発生部、 （Ｂ）前記サンプリングパルスの一つ一つを受けて、そ
の都度、コンピュータシステムで実行中にある命令の格
納アドレスを抽出する実行アドレス抽出部、 （Ｃ）前記コンピュータシステムが実行する各プログラ
ムの格納領域を示す情報を記憶するプログラム格納領域
表記憶部、 （Ｄ＞前記実行アドレス抽出部で抽出された実行中にあ
る命令の格納アドレスが前記プログラム格納領域表記憶
部に記憶されたどのプログラムの格納アドレス領域゛に
あるかを判定する抽出アドレス判定部、 （Ｅ）前記抽出アドレス判定部の判定回数を各プログラ
ムごとに集計し、全抽出回数に対する各プログラムの判
定回数の割合を算定するＣＰＵ負荷分布算定部、 （Ｆ）前記ＣＰＵ負荷分布算定部の算定結果を各プログ
ラムへのＣＰＵ負荷分布として出力するＣＰＵ負荷分布
出力部、 を備えて構成されている。
ンプリングパルスを発生するパルス発生部、 （Ｂ）前記サンプリングパルスの一つ一つを受けて、そ
の都度、コンピュータシステムで実行中にある命令の格
納アドレスを抽出する実行アドレス抽出部、 （Ｃ）前記コンピュータシステムが実行する各プログラ
ムの格納領域を示す情報を記憶するプログラム格納領域
表記憶部、 （Ｄ＞前記実行アドレス抽出部で抽出された実行中にあ
る命令の格納アドレスが前記プログラム格納領域表記憶
部に記憶されたどのプログラムの格納アドレス領域゛に
あるかを判定する抽出アドレス判定部、 （Ｅ）前記抽出アドレス判定部の判定回数を各プログラ
ムごとに集計し、全抽出回数に対する各プログラムの判
定回数の割合を算定するＣＰＵ負荷分布算定部、 （Ｆ）前記ＣＰＵ負荷分布算定部の算定結果を各プログ
ラムへのＣＰＵ負荷分布として出力するＣＰＵ負荷分布
出力部、 を備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明のＣＰＵ負荷分布測定装置の一実施例を
示すブロック図である。
示すブロック図である。
第１図において、ＣＰＵ負荷分布測定装置１は、コンピ
ュータシステム２で実行される各プログラムに対して５
、どのようにＣＰＵの負荷が分布するかを測定する。
ュータシステム２で実行される各プログラムに対して５
、どのようにＣＰＵの負荷が分布するかを測定する。
まず、ＣＰＵ負荷分布測定装置１のパルス発生部１−１
は、あらかじめ設定した一定の時間間隔で連続してサン
プリングパルスを発生する。
は、あらかじめ設定した一定の時間間隔で連続してサン
プリングパルスを発生する。
実行アドレス抽出部１−２は、このサンプリングパルス
の一つ一つを受けて、それを受けるごとにコンピュータ
システム２から送られて来る実行中の命令の格納アドレ
スを抽出する。
の一つ一つを受けて、それを受けるごとにコンピュータ
システム２から送られて来る実行中の命令の格納アドレ
スを抽出する。
一方、プログラム格納領域表記憶部１−３は、コンピュ
ータシステム２が実行する各プログラムの格納領域を示
す情報を記憶している。
ータシステム２が実行する各プログラムの格納領域を示
す情報を記憶している。
第２図はプログラム格納領域表記憶部１−３に記憶され
ている各プログラムの格納領域を示す情報の情報構成図
である。
ている各プログラムの格納領域を示す情報の情報構成図
である。
第２図に示すように、コンピュータシステム２が実行す
る各プログラムｐ、、ｐ２． ・・・ ・・・ ・・
・Ｐ ｌ ＋・・・・・・・・・ＰＭは、それぞれ格納
領域の先頭アドレスＬ、、Ｌ２．・・・・・・・・・Ｌ
ｔ、・・・・・・・・・ＬＭ、およびそれぞれ格納領域
の後尾アドレスＨ１。
る各プログラムｐ、、ｐ２． ・・・ ・・・ ・・
・Ｐ ｌ ＋・・・・・・・・・ＰＭは、それぞれ格納
領域の先頭アドレスＬ、、Ｌ２．・・・・・・・・・Ｌ
ｔ、・・・・・・・・・ＬＭ、およびそれぞれ格納領域
の後尾アドレスＨ１。
Ｈ２＋・・・・・・・・・Ｈｔ、・・・・・・・・・Ｈ
Ｍを、各プログラムの格納領域を示す情報として有して
いる。
Ｍを、各プログラムの格納領域を示す情報として有して
いる。
実行アドレス抽出部１−２で抽出された実行中の命令の
格納アドレスをＸ番地とすると、抽出アドレス判定部１
−４は、このＸに対して、Ｌ、≦Ｘ≦Ｈ＋を満足するｐ
ｔを検索し、このＸがプログラムＰ１の格納アドレス領
域にあると判定する。
格納アドレスをＸ番地とすると、抽出アドレス判定部１
−４は、このＸに対して、Ｌ、≦Ｘ≦Ｈ＋を満足するｐ
ｔを検索し、このＸがプログラムＰ１の格納アドレス領
域にあると判定する。
この判定結果を受けて、ＣＰＵ負荷分布算定部１−５は
、抽出アドレス判定部１−４の判定回数を各プログラム
ごとに集計し、全抽出回数に対する各プログラムの判定
回数の割合を算定する。
、抽出アドレス判定部１−４の判定回数を各プログラム
ごとに集計し、全抽出回数に対する各プログラムの判定
回数の割合を算定する。
第３図はＣＰＵ負荷分布算定部１−５に有する判定回数
情報を示す情報構成図である。
情報を示す情報構成図である。
ＣＰＵ負荷分布算定部１−５は、第３図のように、各プ
ログラムｐ、、ｐ２．・・・・・・・・・ＰＩ、・・・
・・・・・・ＰＭに対して、それぞれそのプログラムＩ
＼の判定回数Ｎ、、Ｎ２．・・・・・・・・・Ｎ１．・
・・・・・・・・Ｎ、とそれらの合計値Ｎとを保持して
いる。
ログラムｐ、、ｐ２．・・・・・・・・・ＰＩ、・・・
・・・・・・ＰＭに対して、それぞれそのプログラムＩ
＼の判定回数Ｎ、、Ｎ２．・・・・・・・・・Ｎ１．・
・・・・・・・・Ｎ、とそれらの合計値Ｎとを保持して
いる。
判定回数Ｎ１ ＋ Ｎ２ ＋・・・・・・・・・Ｎｌ、
・・・・・・・・・ＮＭおよびＮは、初期値としてはそ
れぞれＯが与えられるが、抽出アドレス判定部１−４が
格納アドレスＸをプログラムＰ、の格納アドレス領域に
あると判定するごとに、ＣＰＵ負荷分布算定部１−５は
そのプログラムへの判定回数Ｎ１と判定回数の合計値Ｎ
とに１を加える。
・・・・・・・・・ＮＭおよびＮは、初期値としてはそ
れぞれＯが与えられるが、抽出アドレス判定部１−４が
格納アドレスＸをプログラムＰ、の格納アドレス領域に
あると判定するごとに、ＣＰＵ負荷分布算定部１−５は
そのプログラムへの判定回数Ｎ１と判定回数の合計値Ｎ
とに１を加える。
Ｎの値が一定の値を越えたとき、ＣＰＬＩ負荷分布算定
部１−５は全抽出回数に対する各プログラムの判定回数
の割合Ｎ ｌ／ Ｎ 、 Ｎ２ ／ Ｎ 、・・・・・
・・・・Ｎ、／Ｎ、・・・・・・・・・Ｎ、／Ｎを算定
する。
部１−５は全抽出回数に対する各プログラムの判定回数
の割合Ｎ ｌ／ Ｎ 、 Ｎ２ ／ Ｎ 、・・・・・
・・・・Ｎ、／Ｎ、・・・・・・・・・Ｎ、／Ｎを算定
する。
ＣＰＵ負荷分布出力部１−６は、ＣＰＵ負荷分布算定部
１−５の算定結果である全抽出回数に対する各プログラ
ムの判定回数の割合Ｎ、／Ｎ。
１−５の算定結果である全抽出回数に対する各プログラ
ムの判定回数の割合Ｎ、／Ｎ。
Ｎ２／Ｎ、・・・・・・・・・Ｎ、／Ｎ、・・・・・・
・・・Ｎ Ｍ ／ Ｎを各プログラムへのコンピュータ
システム２のＣＰＵ負荷分布としてＣＲ，Ｔデイスプレ
ィまたはプリンタに出力する。
・・・Ｎ Ｍ ／ Ｎを各プログラムへのコンピュータ
システム２のＣＰＵ負荷分布としてＣＲ，Ｔデイスプレ
ィまたはプリンタに出力する。
以上説明したように、本発明のＣＰＵ負荷分布測定装置
は、コンピュータシステムの性能評価に関する重要な要
素である各プログラムへのＣＰＵ負荷分布の測定を統計
的手法を用いて実現しているので、実行アドレス抽出回
数を増加させることにより、その測定精度を制限なく向
上させることができるという利点がある。
は、コンピュータシステムの性能評価に関する重要な要
素である各プログラムへのＣＰＵ負荷分布の測定を統計
的手法を用いて実現しているので、実行アドレス抽出回
数を増加させることにより、その測定精度を制限なく向
上させることができるという利点がある。
一方、本発明のＣＰＵ負荷分布測定装置は、各プログラ
ムの実行開始アドレスと実行終了アドレスを測定に使用
するのではなく、各プログラムに割当てられた格納アド
レス領域を使用しているので、実行する各プログラムの
設計上の構造や他のタスクによる割込みの影響を考慮す
る必要がなく、多数の１０グラムに対する同時測定が簡
単に行えるという効果を有している。
ムの実行開始アドレスと実行終了アドレスを測定に使用
するのではなく、各プログラムに割当てられた格納アド
レス領域を使用しているので、実行する各プログラムの
設計上の構造や他のタスクによる割込みの影響を考慮す
る必要がなく、多数の１０グラムに対する同時測定が簡
単に行えるという効果を有している。
このため、本発明のＣＰＵ負荷分布測定装置を使用する
ことにより、ＣＰＵ負荷分布の測定をプログラム設計に
無関係の人々に依頼して容易に行えるという効果もある
。
ことにより、ＣＰＵ負荷分布の測定をプログラム設計に
無関係の人々に依頼して容易に行えるという効果もある
。
第１図は本発明のＣＰＵ負荷分布測定装置の一実施例を
示すブロック図、第２図は各プログラムの格納領域を示
す情報の情報構成図、第３図は判定回数情報を示す情報
構成図である。 ｌ・・・・・・ＣＰＵ負荷分布測定装置、１−１・・・
・・・パルス発生部、■−２・・・・・・実行アドレス
抽出部、１−３・・・・・・プログラム格納領域表記憶
部、１−４・・・・・・抽出アドレス判定部、■−５・
・・・・・ＣＰＵ負荷分布算定部、１−６・・・・・・
ＣＰＵ負荷分布出力部、２・・・・・・コンピュータシ
ステム。 −代理人 弁理士 白魚 音 第１図
示すブロック図、第２図は各プログラムの格納領域を示
す情報の情報構成図、第３図は判定回数情報を示す情報
構成図である。 ｌ・・・・・・ＣＰＵ負荷分布測定装置、１−１・・・
・・・パルス発生部、■−２・・・・・・実行アドレス
抽出部、１−３・・・・・・プログラム格納領域表記憶
部、１−４・・・・・・抽出アドレス判定部、■−５・
・・・・・ＣＰＵ負荷分布算定部、１−６・・・・・・
ＣＰＵ負荷分布出力部、２・・・・・・コンピュータシ
ステム。 −代理人 弁理士 白魚 音 第１図
Claims (1)
- 【特許請求の範囲】 （Ａ）あらかじめ設定した一定の時間間隔で連続してサ
ンプリングパルスを発生するパルス発生部、 （Ｂ）前記サンプリングパルスの一つ一つを受けて、そ
の都度、コンピュータシステムで実行中にある命令の格
納アドレスを抽出する実行アドレス抽出部、 （Ｃ）前記コンピュータシステムが実行する各プログラ
ムの格納領域を示す情報を記憶するプログラム格納領域
表記憶部、 （Ｄ）前記実行アドレス抽出部で抽出された実行中にあ
る命令の格納アドレスが前記プログラム格納領域表記憶
部に記憶されたどのプログラムの格納アドレス領域にあ
るかを判定する抽出アドレス判定部、 （Ｅ）前記抽出アドレス判定部の判定回数を各プログラ
ムごとに集計し、全抽出回数に対する各プログラムの判
定回数の割合を算定する ＣＰＵ負荷分布算定部、 （Ｆ）前記ＣＰＵ負荷分布算定部の算定結果を各プログ
ラムへのＣＰＵ負荷分布として出力するＣＰＵ負荷分布
出力部、 を備えることを特徴とするＣＰＵ負荷分布測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272237A JPH01112442A (ja) | 1987-10-27 | 1987-10-27 | Ｃｐｕ負荷分布測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272237A JPH01112442A (ja) | 1987-10-27 | 1987-10-27 | Ｃｐｕ負荷分布測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112442A true JPH01112442A (ja) | 1989-05-01 |
Family
ID=17511035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272237A Pending JPH01112442A (ja) | 1987-10-27 | 1987-10-27 | Ｃｐｕ負荷分布測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112442A (ja) |
-
1987
- 1987-10-27 JP JP62272237A patent/JPH01112442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188862B2 (ja) | 消費電力解析方法及び装置 | |
| US20050283339A1 (en) | Performance analyzing method using hardware | |
| KR20120036630A (ko) | 인터럽트 처리 장치 및 방법 | |
| Buzen | Fundamental laws of computer system performance | |
| JP2806524B2 (ja) | ベクトル演算命令発行制御方法 | |
| US20090125705A1 (en) | Data processing method and apparatus with respect to scalability of parallel computer systems | |
| JP4996623B2 (ja) | 検出装置、プログラムおよび検出方法 | |
| WO2003032167A2 (en) | System and method for deriving a computing system processing capacity metric | |
| JP2715904B2 (ja) | 計算機システム性能評価装置 | |
| JP4093909B2 (ja) | 並列性能評価方法及びプログラム | |
| US20210208998A1 (en) | Function analyzer, function analysis method, and function analysis program | |
| JPS6214243A (ja) | プログラムコスト見積方式 | |
| JPS60136837A (ja) | 計算機システムの処理能力評価方式 | |
| JPS5822463A (ja) | 計算機負荷測定器 | |
| Janecek et al. | Uncovering steady state executions in Java microbenchmarking with call graph analysis | |
| JPH04264921A (ja) | ソフトウェア開発のプロジェクト評価装置 | |
| CN102591616B (zh) | 浮点计算性能确定装置和方法 | |
| JPS61271546A (ja) | 計算機負荷分析方法 | |
| Liu et al. | Delaunay method for free flight conflict detection. | |
| Schwetman et al. | When to stop a simulation run: A case study | |
| JPH0488435A (ja) | 命令別実行クロック総数計量方式 | |
| CN115640197A (zh) | 物联网操作系统内核性能测试方法、装置及系统 | |
| WO2023287108A1 (ko) | 딥러닝 모델의 연산 실행 속도 간접 추정 방법 및 시스템 | |
| JP2016052029A (ja) | 通信用ｌｓｉ検証装置、通信用ｌｓｉの検証方法、およびプログラム | |
| JPH06131205A (ja) | デッドロックリスタート方式 |