JPH0488435A - 命令別実行クロック総数計量方式 - Google Patents
命令別実行クロック総数計量方式Info
- Publication number
- JPH0488435A JPH0488435A JP2197107A JP19710790A JPH0488435A JP H0488435 A JPH0488435 A JP H0488435A JP 2197107 A JP2197107 A JP 2197107A JP 19710790 A JP19710790 A JP 19710790A JP H0488435 A JPH0488435 A JP H0488435A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- clock
- storage area
- measurement
- clock quantity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000033772 system development Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は命令別実行クロック総数計量方式、特に、マイ
クロプロセッサシステム開発用のインサーキットエミニ
レータの命令別実行クロック総数計量方式に関する。
クロプロセッサシステム開発用のインサーキットエミニ
レータの命令別実行クロック総数計量方式に関する。
従来の技術では、−群の命令の実行開始から実効終了ま
での全クロック数を計量する手段はあったが、命令側に
クロック数を計量することは不可能であった。
での全クロック数を計量する手段はあったが、命令側に
クロック数を計量することは不可能であった。
マイクロプロセッサシステムの開発では、システムの性
能、特に処理速度が非常に重要な評価要素となる。−成
約にいって、性能はただ速ければよいというものではな
く、コストとのトレードオフからそのシステムにとって
の最適速度が決まる。処理速度を最適化させる方法とし
て、現行のシステムの各種負荷分布を測定して悪い点を
改良していくという方法が多くとられる。この際、以下
の様な値の測定は非常に重要となる。
能、特に処理速度が非常に重要な評価要素となる。−成
約にいって、性能はただ速ければよいというものではな
く、コストとのトレードオフからそのシステムにとって
の最適速度が決まる。処理速度を最適化させる方法とし
て、現行のシステムの各種負荷分布を測定して悪い点を
改良していくという方法が多くとられる。この際、以下
の様な値の測定は非常に重要となる。
（１）ＣＰＵの負荷率、つまり、単位時間内にＣＰＵが
実効的な処理をしている時間。
実効的な処理をしている時間。
（２）一つ以上のコプロセッサを使用しているシステム
において、コプロセッサ間の負荷分布。
において、コプロセッサ間の負荷分布。
つまり、単位時間内の各コプロセッサの処理時間。
上記（１）は通常、待機命令（ホールド命令等）の実行
時間を測定することにより、また上記（２）は、各コプ
ロセッサ用の命令の処理時間を測定することにより求め
ることができる。ところが、マイクロプロセッサシステ
ムの開発に使用されるインサーキットエミュレータには
従来このような命令側の総処理時間を測定する機能がな
く、この様な測定を簡単にはおこなうことができないと
いう欠点があった。
時間を測定することにより、また上記（２）は、各コプ
ロセッサ用の命令の処理時間を測定することにより求め
ることができる。ところが、マイクロプロセッサシステ
ムの開発に使用されるインサーキットエミュレータには
従来このような命令側の総処理時間を測定する機能がな
く、この様な測定を簡単にはおこなうことができないと
いう欠点があった。
本発明の命令側実行クロック総数計量方式は、測定対象
命令を測定命令格納領域へ登録する測定命令登録手段と
、現在実行中の命令が前記測定対象命令かを判定する命
令判定手段と、各命令の実行に何クロック要したかを計
量するクロック数計量手段と、前記命令判定手段が一致
と判定したときのみ前記クロック計量手段の出力を積算
値格納領域へ加算してゆくクロック数積算手段とを含ん
で構成される。
命令を測定命令格納領域へ登録する測定命令登録手段と
、現在実行中の命令が前記測定対象命令かを判定する命
令判定手段と、各命令の実行に何クロック要したかを計
量するクロック数計量手段と、前記命令判定手段が一致
と判定したときのみ前記クロック計量手段の出力を積算
値格納領域へ加算してゆくクロック数積算手段とを含ん
で構成される。
〔実施例〕
第１図は本発明の一実施例を示すブロック図である。
測定命令登録手段１１は、インサーキットエミュレータ
のコンソール等から測定対象となる命令の指定をうける
と、それを対象ＣＰＵの機械語命令のビット列に変換し
て、測定命令格納領域１２に格納する。この変換は、い
わゆる「アセンブル」と呼ばれる変換であって公知のも
のである。
のコンソール等から測定対象となる命令の指定をうける
と、それを対象ＣＰＵの機械語命令のビット列に変換し
て、測定命令格納領域１２に格納する。この変換は、い
わゆる「アセンブル」と呼ばれる変換であって公知のも
のである。
変換されたビット列の各ビットの値は、「１」か「０」
か「１，０どちらでもよい」のいづれかである。「１，
０どちらでもよい」は、命令のアドレス部の値は任意で
よい時等に用いる。
か「１，０どちらでもよい」のいづれかである。「１，
０どちらでもよい」は、命令のアドレス部の値は任意で
よい時等に用いる。
測定命令格納領域１２は、メモリ上の１の領域であって
測定対象命令の機械語のビットパターンが格納される。
測定対象命令の機械語のビットパターンが格納される。
命令判定手段１３は、命令エミュレーション図１７で現
在実行中の命令と測定命令格納領域１３の命令が同一が
どうかを判定する。判定は、２つのビット列の比較であ
ってその方法は公知のものである。
在実行中の命令と測定命令格納領域１３の命令が同一が
どうかを判定する。判定は、２つのビット列の比較であ
ってその方法は公知のものである。
クロック数計量手段１４は、命令エミュレーション部で
の命令の実行開始から次の命令の実行開始までのクロッ
ク数を常に測定している。
の命令の実行開始から次の命令の実行開始までのクロッ
ク数を常に測定している。
クロック数積算手段１５は、命令判定手段１３が現在実
行中の命令が測定対象命令であると判定したときのみ、
クロック数計量手段１４の出力値を積算値格納領域１６
へ加算していく。
行中の命令が測定対象命令であると判定したときのみ、
クロック数計量手段１４の出力値を積算値格納領域１６
へ加算していく。
積算値格納領域１６は、メモリ上にとられた１領域であ
って、その中のデータは、現時点での測定対象命令の総
クロック数を表している。
って、その中のデータは、現時点での測定対象命令の総
クロック数を表している。
本発明は、マイクロプロセッサシステムに関する以下の
様な性能評価を簡単に行なうことが出来るという効果が
ある。
様な性能評価を簡単に行なうことが出来るという効果が
ある。
（１）ＣＰＵの負荷率。つまり、単位時間内に、ＣＰＵ
が実効的な処理をしている時間。待機命令（ホールド命
令等）の実行時間を測定することにより求める。
が実効的な処理をしている時間。待機命令（ホールド命
令等）の実行時間を測定することにより求める。
（２）一つ以上のコプロセッサを使用しているシステム
において、コプロセッサ間の負荷分布。
において、コプロセッサ間の負荷分布。
つまり、単位時間内の、各コプロセッサの処理時間。各
コプロセッサ用の命令の処理時間を測定することにより
もとめる。
コプロセッサ用の命令の処理時間を測定することにより
もとめる。
第１図は本発明の一実施例を示すブロック図である。
１１・・・測定命令登録手段、１２・・・測定命令格納
領域、１３・・・命令判定手段、１４・・・クロック数
計量手段、１５・・・クロック数積算手段、１６・・・
積算値格納領域、１７・・・命令エミュレーシｅン部、
１８・・・クロック。
領域、１３・・・命令判定手段、１４・・・クロック数
計量手段、１５・・・クロック数積算手段、１６・・・
積算値格納領域、１７・・・命令エミュレーシｅン部、
１８・・・クロック。
Claims (1)
- 測定対象命令を測定命令格納領域へ登録する測定命令
登録手段と、現在実行中の命令が前記測定対象命令かを
判定する命令判定手段と、各命令の実行に何クロック要
したかを計量するクロック数計量手段と、前記命令判定
手段が一致と判定したときのみ前記クロック計量手段の
出力を積算値格納領域へ加算してゆくクロック数積算手
段とを含むことを特徴とする命令別実行クロック総数計
量方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197107A JPH0488435A (ja) | 1990-07-25 | 1990-07-25 | 命令別実行クロック総数計量方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197107A JPH0488435A (ja) | 1990-07-25 | 1990-07-25 | 命令別実行クロック総数計量方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0488435A true JPH0488435A (ja) | 1992-03-23 |
Family
ID=16368850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2197107A Pending JPH0488435A (ja) | 1990-07-25 | 1990-07-25 | 命令別実行クロック総数計量方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0488435A (ja) |
-
1990
- 1990-07-25 JP JP2197107A patent/JPH0488435A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055640A (en) | Power estimation of a microprocessor based on power consumption of memory | |
| US20090048804A1 (en) | Method for Measuring Utilization of a Power Managed CPU | |
| US6643609B2 (en) | Performance measurement for embedded systems | |
| JPH0488435A (ja) | 命令別実行クロック総数計量方式 | |
| WO2009026361A2 (en) | Method, system and apparatus for measuring an idle value of a central processing unit | |
| JP2715904B2 (ja) | 計算機システム性能評価装置 | |
| JPS642980B2 (ja) | ||
| JPS59208661A (ja) | 計算機の負荷測定方法 | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH0566974A (ja) | Ｃｐｕ負荷率計測回路 | |
| JPS6175937A (ja) | 電子計算機 | |
| Denny | The Burroughs B1800 microprogrammed measurement system: A hybrid hardware/software approach | |
| GACKE | Software test program for computer hardware developments | |
| JPH0229457Y2 (ja) | ||
| KR100281973B1 (ko) | 중앙처리장치의 로드측정장치 | |
| Zelkowitz | Surveyor's Forum: The Real Costs of Software | |
| JPS607554A (ja) | コンピユ−タシステムの性能測定方式 | |
| JPH04178840A (ja) | 性能測定方式 | |
| JPH048823B2 (ja) | ||
| JPH02226441A (ja) | ソフトウェアテスト装置 | |
| JPS61271546A (ja) | 計算機負荷分析方法 | |
| JPH02244346A (ja) | モニタオーバヘッド測定方式 | |
| JPS592157A (ja) | 中央制御装置の使用率測定方式 | |
| JPH01112442A (ja) | Ｃｐｕ負荷分布測定装置 | |
| JPS5941068A (ja) | 処理装置の性能測定装置 |