JPH01112794A - セラミック両面配線基板の製法 - Google Patents

セラミック両面配線基板の製法

Info

Publication number
JPH01112794A
JPH01112794A JP27113287A JP27113287A JPH01112794A JP H01112794 A JPH01112794 A JP H01112794A JP 27113287 A JP27113287 A JP 27113287A JP 27113287 A JP27113287 A JP 27113287A JP H01112794 A JPH01112794 A JP H01112794A
Authority
JP
Japan
Prior art keywords
hole
etching
holes
ceramic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27113287A
Other languages
English (en)
Inventor
Kiyotaka Waki
脇 清隆
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP27113287A priority Critical patent/JPH01112794A/ja
Publication of JPH01112794A publication Critical patent/JPH01112794A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、スルーホール信頼性の高いセラミック両面
配線基板の製法に関する。
〔背景技術〕
スルーホール(部品取り付は用の部品リード線挿入穴)
を有するセラミック両面配線基板の製法のひとつとして
、セラミック基板の両面にスクリーン印刷により回路パ
ターンになるように導体ペーストを塗布乾燥後、スルー
ホール用孔の内部に導体ペーストを充填し、さらに、両
面に抵抗体ペーストをスクリーン印刷塗布乾燥して、焼
成する方法が知られている。上記スルーホール用孔の内
部に導体ペーストを充填する方法として、ノズルにより
スルーホール用孔の内部に導体ペーストを充填する方法
、あるいは、スルーホール内を減圧−して圧力差により
導体ペーストを充填する方法等が用いられている。しか
し、これらの充填方法は、いずれも、工程が煩雑であり
、導通不良が発生しやすいという欠点がある。前記導体
ペーストとしてAu、Ag、Pd等の貴金属ペーストが
用いられるので、ペーストの価格が高く、コスト高とな
る。さらに、ガラスフリットがペースト中に含まれてい
るため、はんだ付着性が劣るという欠点もあった。した
がって、この方法は、スルーホール用孔を有するセラミ
ック両面配線基板の製法としては適当でない。
他方、セラミック基板の導体層をめっき法により形成す
る方法も知られている。この方法によれば、セラミック
基板両面への導体層の形成およびスルーホール形成を同
時に行うことができるため、工程数が少なくて有利であ
る。しかも、形成される導体層は、はとんど不純物を含
まないため、はんだ付着性を向上させることができ、微
細配線も可能となる。しかしながら、この方法は、回路
形成をエツチングで行う必要があり、その際、エツチン
グレジストの厚さがスルーホール用孔のエツジで弱くな
り易(、エツチング時に断線不良が生じて、スルーホー
ル用孔内壁面に形成された導電部と基板上下両面の配線
パターン部とが必ずしも良好な接続状態になるとは限ら
ない。これを第3図に基づいて詳しく述べる。図は、セ
ラミック両面配線基板のスルーホール用孔部を拡大して
示している。基板1のスルーホール用孔周辺には配線パ
ターンの一部であるランド2が形成され、このランド2
とスルーホール用孔3の壁面に形成された導電部4とが
エツジ5a〜5dで接続している。ところが、全てのエ
ツジ部での導電部の厚さが充分なものとはならず、図示
するように、たとえば、エツジ5c、5dでの導電部の
厚さが非常に薄くなり、時には断線等のトラブルが起き
る原因となる。
〔発明の目的〕
この発明は、以上の事情に鑑みて、スルーホール信頼性
の高いセラミック両面配線基板の製法を堤供することを
目的としている。
〔発明の開示〕 − 以上の目的を達成するため、この発明は、所望の位置に
スルーホール用孔が形成されたセラミック基板の両面お
よびスルーホール用孔の内壁面にめっき法により導体層
を形成したのち、この導体層上にエツチングレジストを
形成して、エツチングにより所望の回路形成を行うセラ
ミック両面配線基板の製法であって、前記エツチングに
先立って、スルーホールランドのエツチングレジスト上
およびスルーホール用孔内壁面のエツチングレジスト上
にさらに耐エツチング性レジストを塗布することを特徴
とするセラミック両面配線基板の製法を要旨としている
以下に、この発明の詳細な説明する。
第1図は、この発明の各工程を流れに従ってあられして
いる。
以下、この発明にかかるセラミック両面配線基板の製法
を、上記工程順に従って詳しく説明する出発原料として
用いられるセラミック基板としては、アルミナ、フォル
ステライト、ステアタイト、ジルコニア、チタニア等の
酸化物系セラミック基板や、炭化珪素、窒化アルミニウ
ム等の炭化物系、窒化物系セラミック基板が挙げられる
が、これらに限定されるものではない。
この基板には、スルーホール用孔が明けられている。ス
ルーホール用孔の形成法としては、焼成前のセラミック
グリーンシートをパンチングによって孔あけ加工したの
ちに焼成する方法、あるいは、焼成して基板を得たのち
、レーザー加工やドリル加工により形成する方法等が挙
げられるが、特に限定されない。スルーホール用孔の孔
径は、通常1.0 w以下であるが、特に限定されるも
のではない。
セラミック基板表面およびスルーホール用孔の内壁面は
、粗化されている。この粗化は、この発明における製法
に必ずしも必要なものではないが、このように表面を粗
化すれば、セラミック基板表面およびスルーホール用孔
に導体層(金属層)を形成する場合に、いわゆるアンカ
ー効果によってセラミック基板と導体層との間の密着性
が向上するので、好ましい。このような粗化を行う方法
としては、熱燐酸、溶融アルカリ、HF等の溶液中に浸
漬する方法があるが、特に限定されない。
まず、セラミック基板の表面およびスルーホール用孔の
内壁面にめっき法により導体層を形成する。そのために
は、必要により、セラミック基板の表面およびスルーホ
ール用孔の内壁面を粗化したのち、公知のセンシタイジ
ング・アクチベーションを行って、スルーホール用孔の
内壁面やセラミック基板表面の露出部に金属パラジウム
などを析出させて、表面を活性化しておく。ついで、化
学銅または化学ニッケル浴などに前記セラミック基板を
浸漬し、銅やニッケルなどの金属導体層を形成させる。
上記化学めっきで得られた導体層は、1〜数μmの厚さ
の薄いものであるので、もっと厚い導体層を必要とする
場合は、必要に応じて、前記化学めっきにより導体層を
形成させたのち、さらに電解めっきを行い、導体層の厚
さを厚くする。
化学めっきや電解めっきによって形成された導体層の表
面は、必要に応じて、研磨する。研磨することによって
、表面が平滑化されて表面粗度が最大粗さ3μm以内に
なり、また、表層部の酸化層、油脂骨およびゴミ等を取
り除くことができる。研磨の方法としては、研磨機等に
より物理的に研磨を行うのが一般的であるが、特に限定
されない。研磨の程度は、0.1〜10μmの範囲内で
あることが好ましく、0.2〜2μmの範囲内であるこ
とが一層好ましい。
つぎに、前記セラミック基板に形成された導体層上に、
回路形成用エツチングレジストを形成する。これは、よ
く知られているように、フォトレジスト材を基板表面全
面に塗布、乾燥し、適当なマスクパターンを用いて紫外
線で露光し、さらに現像を行うことで、エツチングパタ
ーンを形成する、いわゆるフォトレジスト法などにより
行う。
フォトレジスト法において、レジスト材は、ポジタイプ
を用いるのが好ましいが、特に限定されない。塗布法は
、スピンナー、ロールコータ−1印刷等による。フォト
レジスト法を用いることで、従来世の中になかった線幅
、線間30μmという微細パターンを形成することが可
能となる。
従来法では、上記工程のあと、いきなりエツチングによ
り回路形成を行っていたのであるが、すでに述べたよう
に、このままでは、スルーホールランドのエツジでのレ
ジスト膜厚が薄くて、上記エツチングによりエツジでの
導電部の厚さが非常に薄くなることがあり、取り扱いに
よっては断線等のトラブルが起きたりして、スルーホー
ル部での導通性の歩留まり低下の原因となる。このため
、この発明においては、導体層の表面にエツチングパタ
ーンを形成したあと、スルーホールランド上およびスル
ーホール用孔内壁面上の前記エツチングレジスト膜上に
、さらにエツジ保護用の耐エツチング性レジストを塗布
し、乾燥させる。その塗布方法としては、ノズルにより
スルーホールランド部およびスルーホール用孔内部にエ
ツチングレジストを充填する方法、あるいは、スクリー
ン印刷等によりエツチングレジストを塗布する方法等が
用いられるが、特に限定されることはない。
乾燥温度も特に限定されることはないが、50〜200
℃の範囲内であることが好ましい。エツチングレジスト
を塗布するパターンは、スルーホールランドと同形状、
もしくは、それよりも小さい形状のパターンで、エツチ
ングパターン上に形成すればよい。
つぎに、エツチングによる回路形成を行う。化学めっき
および電解めっきによって直ちに必要な回路が形成され
る場合もあるが、全面めっき等の場合は、エツチングに
よる回路形成を行うのが一般的である。第2図は、エツ
チングを行う前のセラミック基板のスルーホール開孔部
を示している。基板1上にはめっき法によって形成され
た導体層6があり、この導体層6上には所望の回路形成
のため、エツチングレジスト7によるエツチングパター
ンが形成され、スルーホール開孔まわりには、エツジ保
護用のエツチングレジスト8が形成されている。このよ
うに、エツジ保護用エツチングレジスト8を形成するこ
とで、スルーホールエツジ部5a〜5dでのレジスト膜
厚が大きくなり、エツチング後にスルーホールエツジ部
5a〜5dで導体層が薄くなって断線等のトラブルが起
こることがない。
ついで、回路形成用およびエツジ保護用のエツチングレ
ジストを剥離する。剥離液としてはNaOH,Nag 
COs等のアルカリ溶液が挙げられるが、有機溶剤等を
使用してもよく、特には限定されない。レジストを剥離
する方法としては、剥離液に浸漬する方法、あるいは剥
離液をスプレーする方法等がある。
エツチングにより回路形成された基板の表層部は、必要
に応じて研磨、脱脂、洗浄する。研磨の程度は、0.1
〜10μmであることが好ましく、0.2〜2μmであ
ることが一層好ましい。研磨の方法は、特に限定されな
いが、研磨機等により物理的に研磨を行うのが一般的で
ある。脱脂、洗浄は、通常の方法によればよい。
つぎに、この発明にかかるセラミック両面配線基板の製
法を、実施例によってさらに詳しく説明するが、この発
明はこれらに限定されるものではない。
(実施例1) 焼結セラミック基板として、96%アルミナ基板を使用
し、レーザー加工により孔径0.4μmのスルーホール
用孔を形成した。つぎに、燐酸によってアルミナ焼結基
板の表面およびスルーホール開孔内壁面を均一に粗化し
た。粗化処理した基板を充分に洗浄、乾燥したのち、ア
ルミナ基板の表面およびスルーホール開孔内壁面に、化
学めっきによって厚み5μmの銅層を形成した。この銅
層の表面を、研磨機によって物理的に研磨したあと、こ
の銅層上に、ポジ型のフォトレジスト材をロールコータ
−により塗布した。フォトレジスト材塗布後、90℃で
乾燥し、ポジ型のマスクパターンを用いて紫外線で露光
し、さらに現像を行うことでフォトレジスト材の膜化を
行い、エツチングパターンを形成した。この後、スルー
ホールランドのエツチングパターン上およびスルーホー
ル用孔の内部へエツチングレジストをスクリーン印刷し
た。印刷後、120℃で乾燥させ、エツチング回路形成
を行った。エツチング終了後、レジスト膜はすべて3%
NaOH溶液によって剥離し、セラミック両面配線基板
を得た。
この配線基板のスルーホール導通性を調べたところ、断
線等の不良はみられず、スルーホール信頼性は、従来の
サブトラクティブ法に比べて非常に高い値を示した。
(実施例2) 焼結セラミック基板として、96%アルミナ基板を使用
し、レーザー加工により孔径0.3μmのスルーホール
用孔を形成した。この焼結基板表面を燐酸で粗化処理し
たのち、化学めっきにより厚み5μmの銅層を形成し、
電解めっきによりさらに25μmの銅層を形成してセラ
ミック両面配線基板を作製した。この銅層の表面を、研
磨機によって物理的に研磨したあと、この銅層上に、ポ
ジ型のフォトレジスト材をロールコータ−により塗布し
た。フォトレジスト材塗布後、90℃で乾燥し、ポジ型
のマスクパターンを用いて紫外線で露光し、さらに現像
を行うことでフォトレジスト材の膜化を行い、エツチン
グパターンを形成した。
この後、スルーホールランドのエツチングパターン上お
よびスルーホール用孔の内部へエツチングレジストをス
クリーン印刷した。印刷後、120℃で乾燥させ、エツ
チング回路形成を行った。エツチング終了後、レジスト
膜はすべて3%NaOH溶液によって剥離し、酸性の有
機性水溶液で脱脂、洗浄を行いセラミック両面配線基板
を得た。
この配線基板のスルーホール導通性を調べたところ、断
線等の不良はみられず、スルーホール信頼性は、従来の
サブトラクティブ法に比べて非常に高い値を示した。
(実施例3) A1!0!粉末96重量部と、S t OZ % Ca
OlMgO等の焼結補助剤4重量部とを混合するととも
に、この混合物に対し12重量部の有機物(結合剤、可
塑剤等)を添加してさらに混合した、この混合物をドク
ターブレード法によってシート状にした。このグリーン
シートを加熱して半硬化状態にしたのち、金型でプレス
して、孔径0.4削のスルーホール用孔を形成した。こ
のグリーンシートを150℃で乾燥し、乾燥後、160
0℃で焼成してスルーホール付きアルミナ焼結基板を作
成した。
この焼結基板表面を燐酸で粗化処理したのち、化学銅め
っきにより厚み8,1111の銅層を基板表面およびス
ルーホール内壁面に形成した。以下、実施例1と同様に
してセラミック両面配線基板を作成した。
(実施例4) 焼結セラミック基板として92%アルミナ基板を使用し
、エツチングレジスト材をデイスペンサーを用いてスル
ーホールランド上およびスルーホール用孔の内部へ充填
する以外は、実施例2と同様にしてセラミック両面配線
基板を得た。この配線基板のスルーホール導通性を調べ
たところ、断線等の不良はみられず、スルーホール信頼
性は、従来のサブトラクティブ法に比べて非常に高い値
を示した。
(実施例5) 焼結セラミック基板として、99%アルミナ基板を使用
し、フォトレジスト材をスピンナーにより塗布した以外
は実施例1と同様にしてセラミック両面配′4IA基板
を得た。この配線基板のスルーホール導通性を調べたと
ころ、断線等の不良はみられず、スルーホール信頼性は
、従来のサブトラクティブ法に比べて非常に高い値を示
した。
〔発明の効果〕
この発明のセラミック両面配線基板の製法は、上記の如
く構成されているため、スルーホール信頼性の高いセラ
ミック両面配線基板を作製することができる。
【図面の簡単な説明】
第1図は、この発明にかかるセラミック両面配線基板の
製法の一実施例の工程説明図、第2図は、この発明によ
り、スルーホールランド上およびスルーホール用孔の内
部に耐エツチングレジストを塗膜した状態のセラミック
両面配線基板のスルーホール部における断面図、第3図
は、従来法により作製したセラミック両面配線基板のス
ルーホール部における断面図である。 1・・・焼結セラミック基板 2・・・スルーホールラ
ンド 3・・・スルーホール用孔 4・・・スルーホー
ル内壁面 5a〜5d・・・スルーホールエツジ 6・
・・導体層 7・・・フォトレジスト 8・・・エツジ
保護用エツチングレジスト 代理人 弁理士  松 本 武 彦 第  1  図

Claims (4)

    【特許請求の範囲】
  1. (1)所望の位置にスルーホール用孔が形成されたセラ
    ミック基板の両面およびスルーホール用孔の内壁面にめ
    っき法により導体層を形成したのち、この導体層上にエ
    ッチングレジストを形成して、エッチングにより所望の
    回路形成を行うセラミック両面配線基板の製法であって
    、前記エッチングに先立って、スルーホールランドのエ
    ッチングレジスト上およびスルーホール用孔内壁面のエ
    ッチングレジスト上にさらに耐エッチング性レジストを
    塗布することを特徴とするセラミック両面配線基板の製
    法。
  2. (2)めっき法が化学めっきによるものである特許請求
    の範囲第1項記載のセラミック両面配線基板の製法。
  3. (3)めっき法が、化学めっきを行ったのち電解めっき
    を行うものである特許請求の範囲第1項記載のセラミッ
    ク両面配線基板の製法。
  4. (4)めっき法により導体層を形成する前に、セラミッ
    ク基板の表面およびスルーホール用孔の内壁面を粗化し
    ておく特許請求の範囲第1項ないし第3項のいずれかに
    記載のセラミック両面配線基板の製法。
JP27113287A 1987-10-27 1987-10-27 セラミック両面配線基板の製法 Pending JPH01112794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27113287A JPH01112794A (ja) 1987-10-27 1987-10-27 セラミック両面配線基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27113287A JPH01112794A (ja) 1987-10-27 1987-10-27 セラミック両面配線基板の製法

Publications (1)

Publication Number Publication Date
JPH01112794A true JPH01112794A (ja) 1989-05-01

Family

ID=17495767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27113287A Pending JPH01112794A (ja) 1987-10-27 1987-10-27 セラミック両面配線基板の製法

Country Status (1)

Country Link
JP (1) JPH01112794A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006036602A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック部材およびその製造方法、ならびにこれを用いた電子部品
US7985458B2 (en) 2006-10-31 2011-07-26 Kyocera Corporation Ceramic member, method of forming groove in ceramic member, and substrate for electronic part
JP2014524283A (ja) * 2011-08-02 2014-09-22 メドトロニック,インク. 気密フィードスルー

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006036602A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック部材およびその製造方法、ならびにこれを用いた電子部品
US7985458B2 (en) 2006-10-31 2011-07-26 Kyocera Corporation Ceramic member, method of forming groove in ceramic member, and substrate for electronic part
JP2014524283A (ja) * 2011-08-02 2014-09-22 メドトロニック,インク. 気密フィードスルー

Similar Documents

Publication Publication Date Title
US4024631A (en) Printed circuit board plating process
KR850001363B1 (ko) 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
US3483615A (en) Printed circuit boards
JPH01112794A (ja) セラミック両面配線基板の製法
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JPH0864934A (ja) プリント配線板の製造方法
US3518130A (en) Method of making conductive circuit patterns by intaglio process
JPH0964538A (ja) プリント配線板の製造方法
JPH0261160B2 (ja)
JPH04168787A (ja) セラミックス回路板の製法
JP2713037B2 (ja) プリント配線板及びその製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JPH029191A (ja) 抵抗体付セラミック回路板の製造方法
JP3784978B2 (ja) 多層配線基板の製造方法
JPH0426560B2 (ja)
JPH0756910B2 (ja) スルーホール付配線板の製造方法
JPH029195A (ja) スルーホール付印刷配線板の製造方法
JPH01173778A (ja) 低抗体付きプリント配線板の製造方法
JPS6234714B2 (ja)
JP2849163B2 (ja) 電子回路基板の製造方法
JPH08176835A (ja) ガラス又はセラミックス基板へのめっき層の形成方法
JPH1187885A (ja) 積層基材の製造方法
JPS61191098A (ja) セラミツク多層配線板及びその製造方法
JPS61163693A (ja) プリント配線板の製造方法
JPH10335788A (ja) 配線パターン形成方法