JPH01112840A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH01112840A JPH01112840A JP26807887A JP26807887A JPH01112840A JP H01112840 A JPH01112840 A JP H01112840A JP 26807887 A JP26807887 A JP 26807887A JP 26807887 A JP26807887 A JP 26807887A JP H01112840 A JPH01112840 A JP H01112840A
- Authority
- JP
- Japan
- Prior art keywords
- self
- address
- group
- communication control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、共通伝送路に複数の端末装置(以下、単に端
末ということもある)を接続し、相互に通信を行うネッ
トワークシステムを考えたとき、該端末に備えられる通
信制御装置に関するものであり、更に詳しくは、前記複
数の端末をいくつかのグループに分け、同一グループに
属する各端末には同じ内容の信号を一斉に送る同報通信
に際し、かかる同報通信の受信を可能にする手段を備え
た通信制御装置に関するものである。
末ということもある)を接続し、相互に通信を行うネッ
トワークシステムを考えたとき、該端末に備えられる通
信制御装置に関するものであり、更に詳しくは、前記複
数の端末をいくつかのグループに分け、同一グループに
属する各端末には同じ内容の信号を一斉に送る同報通信
に際し、かかる同報通信の受信を可能にする手段を備え
た通信制御装置に関するものである。
家庭内の電気機器等を相互に接続して、操作・管理を行
うホームバスシステムが注目されている。
うホームバスシステムが注目されている。
このホームバスシステムは、共通伝送路(バス)に電気
機器等の各端末を接続し、バスを介してそれらを制御し
たり、データを送受するシステムである。このホームバ
スシステムにおいて各端末は、インターフェイスユニッ
ト(以下IFUと略す)を介してバスに接続され、各デ
ータはパケットという形で伝送される。
機器等の各端末を接続し、バスを介してそれらを制御し
たり、データを送受するシステムである。このホームバ
スシステムにおいて各端末は、インターフェイスユニッ
ト(以下IFUと略す)を介してバスに接続され、各デ
ータはパケットという形で伝送される。
第9図はかかるIFUを示すブロック図であり、第10
図はパケットの構成図である。
図はパケットの構成図である。
第9図において、1はホームバス、2はホスト装置(端
末)、3は並列・直列変換回路、4は送信制御回路、5
はバス上のデータ伝送符号としてN RZ (Non
Return to Zero)符号又はAMl
(Alternate Mark I nver
sion)符号を用いるとき、これらを符号化復号化す
るためのトランシーバ回路、6は受信制御回路、7は直
列・並列変換回路、8は受信データを溜めるためのバッ
ファ回路、9は自端末に割り当てられている自己アドレ
ス(SA)を設定するためのデイツプスイッチ、lOは
ホームバス1から受信したパケットが自己宛か否かを判
別する自己宛判別回路、11は自端末が所属するグルー
プ番号を設定するためのデイツプスイッチ、12はホー
ムバス1から受信したパケットが自端末の所属するグル
ープ宛(の同報通信)であるか否かを判別する自己グル
ープ宛判別回路である。なお、IFUは、機能的に見た
場合、ホスト装置(端末)12がホームバスlとの間で
データの送受信を行うための通信制御回路を含むものと
云うことができる。
末)、3は並列・直列変換回路、4は送信制御回路、5
はバス上のデータ伝送符号としてN RZ (Non
Return to Zero)符号又はAMl
(Alternate Mark I nver
sion)符号を用いるとき、これらを符号化復号化す
るためのトランシーバ回路、6は受信制御回路、7は直
列・並列変換回路、8は受信データを溜めるためのバッ
ファ回路、9は自端末に割り当てられている自己アドレ
ス(SA)を設定するためのデイツプスイッチ、lOは
ホームバス1から受信したパケットが自己宛か否かを判
別する自己宛判別回路、11は自端末が所属するグルー
プ番号を設定するためのデイツプスイッチ、12はホー
ムバス1から受信したパケットが自端末の所属するグル
ープ宛(の同報通信)であるか否かを判別する自己グル
ープ宛判別回路である。なお、IFUは、機能的に見た
場合、ホスト装置(端末)12がホームバスlとの間で
データの送受信を行うための通信制御回路を含むものと
云うことができる。
第1O図において、15は優先コード、16は送信元ア
ドレス、17は送信先アドレス、18は制御コード、1
9は電文長、20はデータ、2Rはフレームチエツクコ
ード、22は送信先からの応答信号、であり、2Rと2
2の間はダミービットの期間で、この期間にエラー検出
が行われる。
ドレス、17は送信先アドレス、18は制御コード、1
9は電文長、20はデータ、2Rはフレームチエツクコ
ード、22は送信先からの応答信号、であり、2Rと2
2の間はダミービットの期間で、この期間にエラー検出
が行われる。
パケットフォーマットは以上の如くである。
第9図、第10図を参照する。ホームバスシステムでは
、ホームバスl上を伝送されるパケットのうち、どのパ
ケットを受信してホスト装置2に取り込むかを決定する
のに、2つの場合がある。
、ホームバスl上を伝送されるパケットのうち、どのパ
ケットを受信してホスト装置2に取り込むかを決定する
のに、2つの場合がある。
1つはパケットが個別通報信号の場合であり、これはパ
ケット内の優先コード15のビット位置“6°゛ (優
先コードは普通1バイトから成る)を0とすることで表
わす。このときIFU内の自己宛判別回路10は、ホー
ムバス1からトランシーバ5、受信制御回路6、直列・
並列変換回路7を介してバッファ8内に受信したパケッ
トの送信先アドレス17と、デイツプスイッチ9で設定
された自己アドレスとを比較し、両者が一致した場合の
み、このパケットは自端末完のものであると判定してホ
スト装置2へ伝送し、取り込む。
ケット内の優先コード15のビット位置“6°゛ (優
先コードは普通1バイトから成る)を0とすることで表
わす。このときIFU内の自己宛判別回路10は、ホー
ムバス1からトランシーバ5、受信制御回路6、直列・
並列変換回路7を介してバッファ8内に受信したパケッ
トの送信先アドレス17と、デイツプスイッチ9で設定
された自己アドレスとを比較し、両者が一致した場合の
み、このパケットは自端末完のものであると判定してホ
スト装置2へ伝送し、取り込む。
もう一つはパケットが回報通報信号の場合であり、これ
は優先コード15のビット位置″6”を1とすることで
表わす。このとき自己グループ宛判別回路12は、同様
にバッファ8内に受信したパケットの送信先アドレス部
17のうち、デイツプスイッチ11で設定された自己グ
ループ(自端末を含む複数端末からなるグループ)に対
応したビット位置(例えばグループ3なら、ビット3)
に1が立っていれば、自己グループ宛の同報通報である
と判別し、バッファ8内のそのパケットをホスト装置2
に伝送し取り込む。
は優先コード15のビット位置″6”を1とすることで
表わす。このとき自己グループ宛判別回路12は、同様
にバッファ8内に受信したパケットの送信先アドレス部
17のうち、デイツプスイッチ11で設定された自己グ
ループ(自端末を含む複数端末からなるグループ)に対
応したビット位置(例えばグループ3なら、ビット3)
に1が立っていれば、自己グループ宛の同報通報である
と判別し、バッファ8内のそのパケットをホスト装置2
に伝送し取り込む。
ここで、自端末に割り当てられた自己アドレスと、自端
末を含む複数端末に割り当てられた自己グループアドレ
ス(自己グループのグループ番号)と、はとのような関
係を以て定められているかについて説明しておく。
末を含む複数端末に割り当てられた自己グループアドレ
ス(自己グループのグループ番号)と、はとのような関
係を以て定められているかについて説明しておく。
第11図は自己アドレスのフォーマットを示す説明図で
ある。同図に見られるように、自己アドレスは下位4ビ
ツトと上位4ビツトの合計8ビツトにより表されること
になっているので、各端末に割り当て可能な自己アドレ
スの数は、26=256個である。
ある。同図に見られるように、自己アドレスは下位4ビ
ツトと上位4ビツトの合計8ビツトにより表されること
になっているので、各端末に割り当て可能な自己アドレ
スの数は、26=256個である。
第12図は自己アドレスと自己グループアドレスとの関
係説明図である。即ち上位4ビツトを16進表示(0〜
9のほか、10をA、11をB112をC113をD、
14をE、15をFでそれぞれ表示する)で表わして横
棚に並べ、下位4ビツトも同様に16進表示で表わして
縦欄に並べたとき、第12図に見られるように、下位4
ビツトが16進表示でO又は8と表される自己アドレス
はすべてグループ0に属し、下位4ビツトが16進表示
で4又はC(12)と表される自己アドレスはすべてグ
ループ1に属し、以下同様にして、下位4ビツトが16
進表示で7又はF(15)と表される自己アドレスはす
べてグループ7に属するように定められている。
係説明図である。即ち上位4ビツトを16進表示(0〜
9のほか、10をA、11をB112をC113をD、
14をE、15をFでそれぞれ表示する)で表わして横
棚に並べ、下位4ビツトも同様に16進表示で表わして
縦欄に並べたとき、第12図に見られるように、下位4
ビツトが16進表示でO又は8と表される自己アドレス
はすべてグループ0に属し、下位4ビツトが16進表示
で4又はC(12)と表される自己アドレスはすべてグ
ループ1に属し、以下同様にして、下位4ビツトが16
進表示で7又はF(15)と表される自己アドレスはす
べてグループ7に属するように定められている。
このホームバスシステムの通信制御方式は、「ホームバ
スシステム標準使用検討報告書」昭和62年2月 EI
AJ/電波協合同HBS規格委員会発行に詳しく述べら
れている。なお同委員会は、ホームバスシステムの標準
化作業を進める組織の一つとしての日本電子機械工業会
のHBS研究会に属するものである。
スシステム標準使用検討報告書」昭和62年2月 EI
AJ/電波協合同HBS規格委員会発行に詳しく述べら
れている。なお同委員会は、ホームバスシステムの標準
化作業を進める組織の一つとしての日本電子機械工業会
のHBS研究会に属するものである。
上記従来技術は、自己アドレスにより決定される所属グ
ループ番号を、ユーザが設定するようになっていた。そ
のため、自己アドレスとグルリーフ。
ループ番号を、ユーザが設定するようになっていた。そ
のため、自己アドレスとグルリーフ。
番号の対応表などが必要となり、操作性の点で問題があ
った。また、設定の誤りによる誤動作が発生する原因と
もなり、信頼性の低下を招(という問題もあった。
った。また、設定の誤りによる誤動作が発生する原因と
もなり、信頼性の低下を招(という問題もあった。
本発明の目的は、上記従来技術の問題点をなくし、自己
アドレスを設定するだけで、自動的にグループ番号が計
算されて設定され、グループ同報パケットを正しく受信
可能とする通信制御装置を提供することにある。
アドレスを設定するだけで、自動的にグループ番号が計
算されて設定され、グループ同報パケットを正しく受信
可能とする通信制御装置を提供することにある。
上記目的は、設定された自己アドレスから、所属するグ
ループ番号を自動的に計算する手段を設けることにより
、達成される。
ループ番号を自動的に計算する手段を設けることにより
、達成される。
前記計算手段は、設定された自己アドレスのビットデー
タに基づき自己のグループ番号を自動的に計算する。そ
れによって、同報パケットを受信するか否かを判別する
ので、ユーザがグループ番号を設定する必要がなくなり
、また誤設定による信頼性の低下もなくすことができる
。
タに基づき自己のグループ番号を自動的に計算する。そ
れによって、同報パケットを受信するか否かを判別する
ので、ユーザがグループ番号を設定する必要がなくなり
、また誤設定による信頼性の低下もなくすことができる
。
以下、本発明の実施例を図面を用いて詳細に説明する。
第1図は本発明の第1の実施例の要部を示す回路図であ
る。同図において、25は自己アドレス設定スイッチの
最下位ピッ)bo(第11図参照)、26は同じくビッ
トb3.27は同じくビットb2.28はレジスタ、2
9°はスイッチ25のビットb0の内容が1だったらレ
ジスタ28からの内容に4を加えて出力し、boがOだ
ったら0を加えて出力する加算器、30はスイッチ26
のビットb1の内容が1だったら加算器29からの出力
内容に2を加え、Oだったら0を加えて出力する加算器
、31はスイッチ27のビットb2の内容が1だったら
加算器30からの出力内容に1を加え、0だったら0を
加えて出力する加算器、32は2のR乗(但し、Rは加
算器31の出力)を計算するためのシフトレジスタ、3
3は受信したパケットの送信先アドレス、34は論理積
回路である。
る。同図において、25は自己アドレス設定スイッチの
最下位ピッ)bo(第11図参照)、26は同じくビッ
トb3.27は同じくビットb2.28はレジスタ、2
9°はスイッチ25のビットb0の内容が1だったらレ
ジスタ28からの内容に4を加えて出力し、boがOだ
ったら0を加えて出力する加算器、30はスイッチ26
のビットb1の内容が1だったら加算器29からの出力
内容に2を加え、Oだったら0を加えて出力する加算器
、31はスイッチ27のビットb2の内容が1だったら
加算器30からの出力内容に1を加え、0だったら0を
加えて出力する加算器、32は2のR乗(但し、Rは加
算器31の出力)を計算するためのシフトレジスタ、3
3は受信したパケットの送信先アドレス、34は論理積
回路である。
次に第1の実施例の動作を第2図のフローチャートを併
せ参照して説明する。まずデイツプスイッチにより設定
した自己アドレスをB(be、b、。
せ参照して説明する。まずデイツプスイッチにより設定
した自己アドレスをB(be、b、。
bt、・・・by)としく第2図40)、レジスタ28
の内容をクリヤする(第2図41)。
の内容をクリヤする(第2図41)。
もし受信したパケットの優先コードのビット6が1であ
ればこれは同報パケットであるので加算器29は、スイ
ッチ25のビットb0の内容が1だったらレジスタ28
からの出力内容に4を、もし0だったらOを加算して出
力する(第2図42゜43)0次に加算器30は、スイ
ッチ26のピッ)btの内容が1だったら加算器29か
らの出力内容に2を、0だったらOを加算して出力する
(第2図44.45)。
ればこれは同報パケットであるので加算器29は、スイ
ッチ25のビットb0の内容が1だったらレジスタ28
からの出力内容に4を、もし0だったらOを加算して出
力する(第2図42゜43)0次に加算器30は、スイ
ッチ26のピッ)btの内容が1だったら加算器29か
らの出力内容に2を、0だったらOを加算して出力する
(第2図44.45)。
次に加算器31はスイッチ27のビットb2の内容が1
だったら加算器30からの出力内容に1を、0だったら
Oを加算してRとして出力する(第2図46.47)、
このように計算して得られた内容Rが求めるグループ番
号である。
だったら加算器30からの出力内容に1を、0だったら
Oを加算してRとして出力する(第2図46.47)、
このように計算して得られた内容Rが求めるグループ番
号である。
次にシフトレジスタ32は2のR乗を計算する。
論理積回路34は、この2のR乗と受信したパケットの
送信先アドレス33との、論理積をとり(第2図48.
49)、もしその結果Sが0であれば、そのパケットは
自己グループ宛ではないと判断しく第2図51)、もし
O以外であれば、自己グループ宛であると判断しく第2
図50)、パケットをホスト端末へ転送する。
送信先アドレス33との、論理積をとり(第2図48.
49)、もしその結果Sが0であれば、そのパケットは
自己グループ宛ではないと判断しく第2図51)、もし
O以外であれば、自己グループ宛であると判断しく第2
図50)、パケットをホスト端末へ転送する。
次に、本発明による第2の実施例を説明する。
第3図は本発明の第2の実施例の要部を示す構成図であ
る。同図において、55は自己アドレス設定部、56は
バッファ、57もバッファ、58はシフトレジスタ、5
9もシフトレジスタ、60は受信したパケットの送信先
アドレスである。
る。同図において、55は自己アドレス設定部、56は
バッファ、57もバッファ、58はシフトレジスタ、5
9もシフトレジスタ、60は受信したパケットの送信先
アドレスである。
次に、第2の実施例の動作を第4図のフローチャートを
併せ参照して説明する。まず設定された自己アドレスを
Bとしく第4図65)、そのデータのビット位置を反転
したデータをリバースへキサ(逆16進1表示)として
バッファ56ヘコピーする(第4図66)。
併せ参照して説明する。まず設定された自己アドレスを
Bとしく第4図65)、そのデータのビット位置を反転
したデータをリバースへキサ(逆16進1表示)として
バッファ56ヘコピーする(第4図66)。
次にバッファ56のデータのうち下位4ビ・ノドをOと
したものをバッファ57ヘコピーする(第4図67)。
したものをバッファ57ヘコピーする(第4図67)。
次にバッファ57のデータをシフトレジスタ58により
Aする(第41ffi6B)。こうして計算した結果G
が求めるグループ番号となる。
Aする(第41ffi6B)。こうして計算した結果G
が求めるグループ番号となる。
次にシフトレジスタ59により、2のG乗を計算する(
第4図69)。この結果であるHと受信したパケットの
送信先アドレス60との論理積をとり(第4図70)、
その結果のIがOであればそのパケットは自己グループ
宛ではないと判断しく第4図71.T2)、もしlが0
以外であれば自己グループ宛であると判断しく第4図7
1.73)、パケットをホストへ転送する。
第4図69)。この結果であるHと受信したパケットの
送信先アドレス60との論理積をとり(第4図70)、
その結果のIがOであればそのパケットは自己グループ
宛ではないと判断しく第4図71.T2)、もしlが0
以外であれば自己グループ宛であると判断しく第4図7
1.73)、パケットをホストへ転送する。
次に本発明による第3の実施例を説明する。
第5図は本発明の第3の実施例の要部を示す構成図であ
る。同図において、75は自己アドレスBを格納するバ
ッファレジスタ、76は8ビツトシフトレジスタ、77
は余り検出回路、78は8ビツトシフトレジスタ、79
は余り検出回路、80は8ビツトシフトレジスタ、81
は余り検出回路、82はレジスタ、83は余り検出回路
77の内容が1だったらレジスタ82の出力内容を16
倍して出力する8ビツトシフトレジスタ、84は余り検
出回路79の内容が1だったらシフトレジスタ83の出
力内容を4倍して出力する8ビツトシフトレジスタ、8
5は余り検出回路81の内容が1だったらシフトレジス
タ84の出力内容を2倍して出力する8ビツトシフトレ
ジスタ、86は受信したパケットの送信先アドレス、8
7は論理積回路である。
る。同図において、75は自己アドレスBを格納するバ
ッファレジスタ、76は8ビツトシフトレジスタ、77
は余り検出回路、78は8ビツトシフトレジスタ、79
は余り検出回路、80は8ビツトシフトレジスタ、81
は余り検出回路、82はレジスタ、83は余り検出回路
77の内容が1だったらレジスタ82の出力内容を16
倍して出力する8ビツトシフトレジスタ、84は余り検
出回路79の内容が1だったらシフトレジスタ83の出
力内容を4倍して出力する8ビツトシフトレジスタ、8
5は余り検出回路81の内容が1だったらシフトレジス
タ84の出力内容を2倍して出力する8ビツトシフトレ
ジスタ、86は受信したパケットの送信先アドレス、8
7は論理積回路である。
次に第3の実施例の動作を第6図のフローチャートを併
せ参照して説明する。まずディップスイッチにより設定
した自己アドレスBをバッファレジスタ75にコピーし
く第6図90)、レジスタ82の内容りを01とする(
第6図91)。次にシフトレジスタ76は、バッファレ
ジスタ75の内容を%し、余りを、余り検出回路77−
1入力する(第6図92)。シフトレジスタ83は、余
り検出回路77の内容が1だったら、バッファレジスタ
82の内容りを16倍して出力する(第6図93.94
)。
せ参照して説明する。まずディップスイッチにより設定
した自己アドレスBをバッファレジスタ75にコピーし
く第6図90)、レジスタ82の内容りを01とする(
第6図91)。次にシフトレジスタ76は、バッファレ
ジスタ75の内容を%し、余りを、余り検出回路77−
1入力する(第6図92)。シフトレジスタ83は、余
り検出回路77の内容が1だったら、バッファレジスタ
82の内容りを16倍して出力する(第6図93.94
)。
次にシフトレジスタ78は、レジスタ76の内容を(こ
れを改めてBとする)さらにzし、余りを余り検出回路
79へ入力する(第6図95)。
れを改めてBとする)さらにzし、余りを余り検出回路
79へ入力する(第6図95)。
シフトレジスタ84は、余り検出回路79の内容が1だ
ったら、レジスタ83の出力内容(これを改めてDとす
る)をさらに4倍して出力する(第6図96.97)。
ったら、レジスタ83の出力内容(これを改めてDとす
る)をさらに4倍して出力する(第6図96.97)。
次にシフトレジスタ80はレジスタ78の内容(これを
改めてBとする)をさらに%し、余りを余り検出回路8
1へ入力する(第6図98)。シフトレジスタ85は、
余り検出回路81の内容がlだったら、レジスタ84の
内容(これを改めてDとする)をさらに2倍して出力す
る(第6図99.100)。
改めてBとする)をさらに%し、余りを余り検出回路8
1へ入力する(第6図98)。シフトレジスタ85は、
余り検出回路81の内容がlだったら、レジスタ84の
内容(これを改めてDとする)をさらに2倍して出力す
る(第6図99.100)。
次に、論理積回路87により、レジスタ85の出力内容
(これを改めてDとする)と、受信したパケットの送信
先アドレス86(DA)との論理積をとり(第6図10
1)、その結果のCが0であれば、そのパケットは自己
グループ宛ではないと判断しく第6図103)、もしC
が0以外であれば、自己グループ宛であると判断する(
第6図102.104)。
(これを改めてDとする)と、受信したパケットの送信
先アドレス86(DA)との論理積をとり(第6図10
1)、その結果のCが0であれば、そのパケットは自己
グループ宛ではないと判断しく第6図103)、もしC
が0以外であれば、自己グループ宛であると判断する(
第6図102.104)。
次に本発明による第4の実施例を説明する。
第7図は本発明の第4の実施例の要部を示す構成図であ
る。同図において、105は自己アドレスBをコピーす
るバッファ、106は各アドレスに対応したグループ番
号をテーブルとして入力されているROM(Read
0nly Memory)、107はROM106
の出力データが入るバッファ、108は受信したパケッ
トの送信先アドレスDAを格納するバッファ、109は
8ビツトシフトレジスタ、110は余り検出回路である
。
る。同図において、105は自己アドレスBをコピーす
るバッファ、106は各アドレスに対応したグループ番
号をテーブルとして入力されているROM(Read
0nly Memory)、107はROM106
の出力データが入るバッファ、108は受信したパケッ
トの送信先アドレスDAを格納するバッファ、109は
8ビツトシフトレジスタ、110は余り検出回路である
。
次に第4の実施例の動作を第8図のフローチャートを併
せ参照して説明する。自己アドレスBの内容をバッファ
105よりROM106に入力することにより、その自
己アドレスの所属するグループ番号りがバッファ107
へ出力される(第8図115,116.117)。シフ
トレジスタ109は、バッファ10Bの送信先アドレス
の内容DAを(L+1)回シフトして出力する(第8図
119.120,12R.122)。そして余り検出回
路110は余りWがOであればそのパケットは自己グル
ープ宛ではないと判断しく第8図124)、もしWが0
以外であれば、自己グループ宛であると判断する(第8
図125)。
せ参照して説明する。自己アドレスBの内容をバッファ
105よりROM106に入力することにより、その自
己アドレスの所属するグループ番号りがバッファ107
へ出力される(第8図115,116.117)。シフ
トレジスタ109は、バッファ10Bの送信先アドレス
の内容DAを(L+1)回シフトして出力する(第8図
119.120,12R.122)。そして余り検出回
路110は余りWがOであればそのパケットは自己グル
ープ宛ではないと判断しく第8図124)、もしWが0
以外であれば、自己グループ宛であると判断する(第8
図125)。
以上述べたように本実施例によれば、ユーザが自己アド
レスを設定するだけで、それに基づき自己が所属するグ
ループ番号を自動的に計算し、回報パケットを受信する
か否かを判別できるので、ユーザがグループ番号を設定
する必要がなくなり、また誤設定による信頼性の低下も
なくすことができるという効果がある。
レスを設定するだけで、それに基づき自己が所属するグ
ループ番号を自動的に計算し、回報パケットを受信する
か否かを判別できるので、ユーザがグループ番号を設定
する必要がなくなり、また誤設定による信頼性の低下も
なくすことができるという効果がある。
以上述べたように本発明によれば、ユーザが自己アドレ
スを設定するだけで、それに基づき自己が所属するグル
ープ番号を自動的に計算し、同報パケットを受信するか
否かを判別できるので、ユーザがグループ番号を設定す
る必要がなく操作性が向上するという効果がある。また
、誤設定による信頼性の低下もなくすことができるとい
う効果もある。
スを設定するだけで、それに基づき自己が所属するグル
ープ番号を自動的に計算し、同報パケットを受信するか
否かを判別できるので、ユーザがグループ番号を設定す
る必要がなく操作性が向上するという効果がある。また
、誤設定による信頼性の低下もなくすことができるとい
う効果もある。
第1図は本発明の第1の実施例の要部を示す構成図、第
2図は第1の実施例の動作の流れを示すフローチャート
、第3図は本発明の第2の実施例の要部を示す構成図、
第4図は第2の実施例の動作の流れを示すスローチャー
ト、第5図は本発明の第3の実施例の要部を示す構成図
、第6図は第3の実施例の動作の流れを示すフローチャ
ート、第7図は本発明の第4の実施例の要部を示す構成
図、第8図は第4の実施例の動作の流れを示すフローチ
ャート、第9図はホームバスシステムにおけるインクフ
ェイスユニットの構成例を示すブロック図、第10図は
パケットの構成(フォーマット)を示す説明図、第11
図は自己アドレスのフォーマットを示す説明図、第12
図は自己アドレスと自己グループアドレスとの関係説明
図、である。 符号の説明 25〜27・・・自己アドレス設定スイッチ、28・・
・レジスタ、29〜31・・・加算器、32・・・シフ
トレジスタ、33・・・送信°先アドレス部、34・・
・論理積回路、109・・・シフトレジスタ、110・
・・余り検出回路 代理人 弁理士 並 木 昭 夫 冨1図 第 2R!1 13m 1F4図 15 図 π6111 首7図 B ROM 118 図
2図は第1の実施例の動作の流れを示すフローチャート
、第3図は本発明の第2の実施例の要部を示す構成図、
第4図は第2の実施例の動作の流れを示すスローチャー
ト、第5図は本発明の第3の実施例の要部を示す構成図
、第6図は第3の実施例の動作の流れを示すフローチャ
ート、第7図は本発明の第4の実施例の要部を示す構成
図、第8図は第4の実施例の動作の流れを示すフローチ
ャート、第9図はホームバスシステムにおけるインクフ
ェイスユニットの構成例を示すブロック図、第10図は
パケットの構成(フォーマット)を示す説明図、第11
図は自己アドレスのフォーマットを示す説明図、第12
図は自己アドレスと自己グループアドレスとの関係説明
図、である。 符号の説明 25〜27・・・自己アドレス設定スイッチ、28・・
・レジスタ、29〜31・・・加算器、32・・・シフ
トレジスタ、33・・・送信°先アドレス部、34・・
・論理積回路、109・・・シフトレジスタ、110・
・・余り検出回路 代理人 弁理士 並 木 昭 夫 冨1図 第 2R!1 13m 1F4図 15 図 π6111 首7図 B ROM 118 図
Claims (1)
- 【特許請求の範囲】 1、共通伝送路に接続され該共通伝送路との間でデータ
の送受を行う端末装置に備えられる通信制御装置におい
て、 自端末装置に割り当てられた自己アドレスを設定する自
己アドレス設定手段と、前記共通伝送路上を伝送される
パケット信号が個別通報信号であって自端末装置宛の信
号であるときこれを判別して取り込むため、該パケット
信号に含まれている送信先アドレスを前記自己アドレス
設定手段により設定された自己アドレスと比較する自己
宛アドレス判別手段と、前記共通伝送路上を伝送される
パケット信号が同報通報信号であって自端末装置を含む
複数端末装置からなる自己グループ宛の信号であるとき
これを判別して取り込むため、該パケット信号に含まれ
ている送信先アドレスを前記自己グループに割り当てら
れている自己グループアドレスと比較する自己グループ
宛アドレス判別手段と、を具備するほか、 前記自己アドレスを与えられて、これから自己グループ
に割り当てられている前記自己グループアドレスを計算
によって算出する自己グループアドレス計算手段を具備
したことを特徴とする通信制御装置。 2、特許請求の範囲第1項記載の通信制御装置において
、前記自己グループアドレス計算手段は、与えられた前
記自己アドレスの最下位ビットに2の2乗、最下位から
二つ目のビットに2の1乗、最下位から三つ目のビット
に2の0乗、という重み付けを行い、それらの和をとる
ことにより計算する手段から成ることを特徴とする通信
制御装置。 3、特許請求の範囲第1項記載の通信制御装置において
、前記自己グループアドレス計算手段は、予め自己アド
レスと自己グループアドレスを対応付けて記憶する記憶
手段から成り、該記憶手段に前記自己アドレスを入力し
て対応する自己グループアドレスを出力することを特徴
とする通信制御装置。 4、特許請求の範囲第1項記載の通信制御装置において
、前記自己宛アドレス判別手段は、前記パケット信号に
含まれている送信先アドレスと、前記自己グループアド
レスとしてのグループ番号をRとしたときの2^Rの値
と、の論理積をとる手段から成ることを特徴とする通信
制御装置。 5、特許請求の範囲第1項記載の通信制御装置において
、前記自己グループ宛アドレス判別手段は、前記自己グ
ループアドレスとしてのグループ番号をRとしたとき、
(R+1)回だけ下位ビット方向に前記パケット信号の
送信先アドレスをシフトすることにより得られる結果か
ら判別する手段から成ることを特徴とする通信制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268078A JPH0657005B2 (ja) | 1987-10-26 | 1987-10-26 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268078A JPH0657005B2 (ja) | 1987-10-26 | 1987-10-26 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01112840A true JPH01112840A (ja) | 1989-05-01 |
| JPH0657005B2 JPH0657005B2 (ja) | 1994-07-27 |
Family
ID=17453579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62268078A Expired - Lifetime JPH0657005B2 (ja) | 1987-10-26 | 1987-10-26 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0657005B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583437A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 伝送システム |
| JPS6224741A (ja) * | 1985-07-25 | 1987-02-02 | Matsushita Electric Works Ltd | 多重伝送方式 |
-
1987
- 1987-10-26 JP JP62268078A patent/JPH0657005B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583437A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 伝送システム |
| JPS6224741A (ja) * | 1985-07-25 | 1987-02-02 | Matsushita Electric Works Ltd | 多重伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0657005B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628874Y2 (ja) | 交換装置 | |
| US4340776A (en) | Modular telecommunication system | |
| GB2128000A (en) | Direct memory access interface arrangement | |
| KR900015561A (ko) | 공통선 신호장치의 개선된 내부망 트래픽 루팅방법 | |
| JPS63292843A (ja) | ローカルエリアネットワークにインターフェイス接続を行う方法及び装置 | |
| JPH01112840A (ja) | 通信制御装置 | |
| US4331835A (en) | Interface unit for a modular telecommunication system | |
| CA1223934A (en) | Asynchronous transmission system particularly for interactive videotex system | |
| KR19990061460A (ko) | 전전자 교환기에서의 통합 공통선 신호 장치 | |
| JPH0542860B2 (ja) | ||
| US3715507A (en) | Bilateral start-stop transmission system for digital information | |
| JPH03196739A (ja) | セル転送方式およびそれによる通信制御装置 | |
| KR100306196B1 (ko) | 메모리를제어하는방법및장치 | |
| JPS63174451A (ja) | デ−タリンク制御方式 | |
| JPH0831807B2 (ja) | 伝送中にデイジタル減衰および/または符号変換の実施される、パリテイチエツク可能な2進符号語の処理法 | |
| JPS62171347A (ja) | グル−プ通信方式 | |
| JPH05122384A (ja) | 信号データの分送先レベル4プロセツサ選択方法 | |
| JPH0476147B2 (ja) | ||
| JPS63191431A (ja) | タイミング信号発生回路 | |
| JPS63299631A (ja) | デ−タパケット再送タイミング決定方式 | |
| JPS61120543A (ja) | メツセ−ジ回送先決定方式 | |
| JPH06152615A (ja) | 複数伝送路を有するローカルエリアネットワークにおけるデータ転送方法 | |
| JPH01272336A (ja) | データ伝送方式 | |
| JPH03116225A (ja) | 状態遷移回路 | |
| Shalkhauser | Fault-tolerant onboard digital information switching and routing for communications satellites |