JPH01114041A - 微細パタン形成方法 - Google Patents
微細パタン形成方法Info
- Publication number
- JPH01114041A JPH01114041A JP62272224A JP27222487A JPH01114041A JP H01114041 A JPH01114041 A JP H01114041A JP 62272224 A JP62272224 A JP 62272224A JP 27222487 A JP27222487 A JP 27222487A JP H01114041 A JPH01114041 A JP H01114041A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- pattern
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板上での微細パタン形成方法に関する
。
。
従来の微細パタン形成方法は光露光法により行われてい
る。光露光技術の中でも、単波長光を用いるステッパー
を使う方法が広く実用に供されている。波長としてはｇ
線である４３８ｎｍか、ｉ線の３６５ｎｍが用いられて
いるが、その解像力は０．６〜０．７μｍ程度である。
る。光露光技術の中でも、単波長光を用いるステッパー
を使う方法が広く実用に供されている。波長としてはｇ
線である４３８ｎｍか、ｉ線の３６５ｎｍが用いられて
いるが、その解像力は０．６〜０．７μｍ程度である。
さらに微細なパタンを形成する方法としてエキシマレー
ザ−光を用いる方法や、Ｘ線露光法や電子ビーム露光法
があるが、現在まだ研究段階にある。
ザ−光を用いる方法や、Ｘ線露光法や電子ビーム露光法
があるが、現在まだ研究段階にある。
上述した従来のステッパー技術では０．５μｍからそれ
以下の微細パタンを形成するのは不可能である。しかし
ながらこのような微細なパタンか再現性良く実用レベル
で形成できれば超ＬＳＩデバイスの高密度化のために、
この効果は極めて大きい。
以下の微細パタンを形成するのは不可能である。しかし
ながらこのような微細なパタンか再現性良く実用レベル
で形成できれば超ＬＳＩデバイスの高密度化のために、
この効果は極めて大きい。
本発明の微細パタン形成法は、半導体基板上に所定パタ
ンの酸化シリコン膜を形成する工程と、この酸化シリコ
ン膜に等方性エツチングを施してパタンを微細化する工
程と、前記微細化された酸化シリコン膜、パタンの形成
された基板上にレジストを塗布する工程と、前記レジス
トを酸化シリコン膜の上面が露出するまでエッチバック
する工程と、酸化シリコン膜をエツチング除去すること
により微細な開口を有するレジストパタンを得る工程と
を有している。
ンの酸化シリコン膜を形成する工程と、この酸化シリコ
ン膜に等方性エツチングを施してパタンを微細化する工
程と、前記微細化された酸化シリコン膜、パタンの形成
された基板上にレジストを塗布する工程と、前記レジス
トを酸化シリコン膜の上面が露出するまでエッチバック
する工程と、酸化シリコン膜をエツチング除去すること
により微細な開口を有するレジストパタンを得る工程と
を有している。
次に、本発明について図面を参照して説明する。
第１図〜第５図は本発明の一実施例の工程順縦断面図で
ある。第１図はシリコン基板１上に熱酸化によって被着
された酸化シリコン膜２を選択的にエツチングしてパタ
ン形成した状態を示す図である。酸化シリコン膜の選択
エツチングはフォトレジスト３をマスクとしてリアクテ
ィブイオンエツチングによる異方性エツチングでおこな
われ、レジストと同じ幅をもつ酸化シリコン膜２が形成
される。フォトレジスト３のパタニングはｇ線ステッパ
によりおこなわれ、その限界解像度である０、７μｍの
幅でレジストパタン３が残して形成される。つぎに、第
１図のシリコン基板な希弗酸中に浸すことにより酸化シ
リコン膜２の幅を減少せしめる。希弗酸の濃度と液温を
十分にコントロールすることにより減少幅の再現性を実
用的にまで高めるのは容易である。減少幅を０．２μｍ
として酸化膜パタンの幅を０．７μｍから０．５μｍに
まで微細化した状態を示したのが第２図である。第２図
のフォトレジスト３を除去した後に新たにレジスト４を
第３図に示すように酸化シリコン膜２を埋設するように
塗布する。その後、酸素プラズマによりリアクティブイ
オンエツチングを行いレジスト４の膜厚を減小せしめて
いき酸化シリコン膜２の上面が露出された第４図の段階
でエツチングを終了する。しかる後に弗酸に浸すことに
より酸化シリコン膜をエツチング除去してレジストパタ
ン５を得る。このレジストパタン５の開口部分の中層は
０．５μｍである。
ある。第１図はシリコン基板１上に熱酸化によって被着
された酸化シリコン膜２を選択的にエツチングしてパタ
ン形成した状態を示す図である。酸化シリコン膜の選択
エツチングはフォトレジスト３をマスクとしてリアクテ
ィブイオンエツチングによる異方性エツチングでおこな
われ、レジストと同じ幅をもつ酸化シリコン膜２が形成
される。フォトレジスト３のパタニングはｇ線ステッパ
によりおこなわれ、その限界解像度である０、７μｍの
幅でレジストパタン３が残して形成される。つぎに、第
１図のシリコン基板な希弗酸中に浸すことにより酸化シ
リコン膜２の幅を減少せしめる。希弗酸の濃度と液温を
十分にコントロールすることにより減少幅の再現性を実
用的にまで高めるのは容易である。減少幅を０．２μｍ
として酸化膜パタンの幅を０．７μｍから０．５μｍに
まで微細化した状態を示したのが第２図である。第２図
のフォトレジスト３を除去した後に新たにレジスト４を
第３図に示すように酸化シリコン膜２を埋設するように
塗布する。その後、酸素プラズマによりリアクティブイ
オンエツチングを行いレジスト４の膜厚を減小せしめて
いき酸化シリコン膜２の上面が露出された第４図の段階
でエツチングを終了する。しかる後に弗酸に浸すことに
より酸化シリコン膜をエツチング除去してレジストパタ
ン５を得る。このレジストパタン５の開口部分の中層は
０．５μｍである。
例えばシリコン基板に微細な溝を形成したい場合、この
ようにして得られたレジストパターンをマスクにリアク
ティブイオンエツチングでシリコン基板を異方性エツチ
ングすることにより幅０．５μｍの溝を形成することが
できる。
ようにして得られたレジストパターンをマスクにリアク
ティブイオンエツチングでシリコン基板を異方性エツチ
ングすることにより幅０．５μｍの溝を形成することが
できる。
本実施例ではシリコン基板を酸化することによって形成
された酸化シリコン膜上にフォトレジストを塗布して、
等方性エツチングによる微細化の処理工程をこの酸化シ
リコン膜に加えたが、酸化シリコン膜として気相成長法
で被着したものでも同様の効果が得られることは言うま
でもない。
された酸化シリコン膜上にフォトレジストを塗布して、
等方性エツチングによる微細化の処理工程をこの酸化シ
リコン膜に加えたが、酸化シリコン膜として気相成長法
で被着したものでも同様の効果が得られることは言うま
でもない。
以上説明したように本発明ではまず、露光装置の限界解
像度でパタンを形成し、さらに等方性エツチングにより
このパタンを微細化せしめることにより、装置の限界解
像度よりも微細なパタン形成をすることが可能となる。
像度でパタンを形成し、さらに等方性エツチングにより
このパタンを微細化せしめることにより、装置の限界解
像度よりも微細なパタン形成をすることが可能となる。
第１図〜第５図は本発明の一実施例の工程順縦断面図で
ある。 ■・・・・・・シリコン基板、２・・団・酸化シリコン
膜、３・・・・・・フォトレジスト、４・旧・・レジス
ト、５・・団・レジストパタン。 代理人 弁理士 内 原 １ 日 拒ｌ 図 弔２図 第３図 乃５図
ある。 ■・・・・・・シリコン基板、２・・団・酸化シリコン
膜、３・・・・・・フォトレジスト、４・旧・・レジス
ト、５・・団・レジストパタン。 代理人 弁理士 内 原 １ 日 拒ｌ 図 弔２図 第３図 乃５図
Claims (1)
- 半導体基板上に所定パタンの酸化シリコン膜を形成す
る工程と、前記酸化シリコン膜に等方性エッチングを施
してパタンを微細化する工程と、前記微細化された酸化
シリコン膜パタンの形成された基板上にレジストを塗布
する工程と、前記レジストを酸化シリコン膜の上面が露
出するまでエッチバックする工程と、酸化シリコン膜を
エッチング除去することにより微細な開口を有するレジ
ストパタンを得る工程とを含む微細パタン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272224A JPH01114041A (ja) | 1987-10-27 | 1987-10-27 | 微細パタン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272224A JPH01114041A (ja) | 1987-10-27 | 1987-10-27 | 微細パタン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114041A true JPH01114041A (ja) | 1989-05-02 |
Family
ID=17510842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272224A Pending JPH01114041A (ja) | 1987-10-27 | 1987-10-27 | 微細パタン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114041A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917076B2 (en) | 1996-05-28 | 2005-07-12 | United Microelectronics Corporation | Semiconductor device, a method of manufacturing the semiconductor device and a method of deleting information from the semiconductor device |
| KR100603700B1 (ko) * | 2002-12-03 | 2006-07-20 | 인터내셔널 비지네스 머신즈 코포레이션 | 화학적으로 증폭된 포토레지스트의 해상도를 향상시키는방법 |
| KR100660647B1 (ko) * | 2004-09-18 | 2006-12-21 | (주)대진코스탈 | 이중세단방식 문서세단기 |
| JP2008306161A (ja) * | 2007-06-05 | 2008-12-18 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229876A (ja) * | 1983-06-13 | 1984-12-24 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
-
1987
- 1987-10-27 JP JP62272224A patent/JPH01114041A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229876A (ja) * | 1983-06-13 | 1984-12-24 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917076B2 (en) | 1996-05-28 | 2005-07-12 | United Microelectronics Corporation | Semiconductor device, a method of manufacturing the semiconductor device and a method of deleting information from the semiconductor device |
| KR100603700B1 (ko) * | 2002-12-03 | 2006-07-20 | 인터내셔널 비지네스 머신즈 코포레이션 | 화학적으로 증폭된 포토레지스트의 해상도를 향상시키는방법 |
| KR100660647B1 (ko) * | 2004-09-18 | 2006-12-21 | (주)대진코스탈 | 이중세단방식 문서세단기 |
| JP2008306161A (ja) * | 2007-06-05 | 2008-12-18 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0265638A2 (en) | Lithographic image size reduction | |
| JPS62232127A (ja) | 半導体デバイスの製造方法 | |
| JPS5811512B2 (ja) | パタ−ン形成方法 | |
| US4496419A (en) | Fine line patterning method for submicron devices | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH0531819B2 (ja) | ||
| JPH0645590A (ja) | 半導体量子細線の形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| JPS63119239A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JP3131016B2 (ja) | ネガ型レジストパターンの形成方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH065585A (ja) | 半導体装置の製造方法 | |
| JPH04324955A (ja) | 半導体装置の製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| JPS597222B2 (ja) | 半導体装置の製造方法 | |
| JPH0563296A (ja) | 光導波路の形成方法 | |
| JPH02186643A (ja) | リセス型ゲート構造を有する化合物半導体装置の製造方法 | |
| JPH01171242A (ja) | 半導体装置の製造方法 |