JPH01114063A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01114063A JPH01114063A JP62272029A JP27202987A JPH01114063A JP H01114063 A JPH01114063 A JP H01114063A JP 62272029 A JP62272029 A JP 62272029A JP 27202987 A JP27202987 A JP 27202987A JP H01114063 A JPH01114063 A JP H01114063A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor substrate
- impurity diffusion
- diffusion layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置分野に利用される。
本発明は半導体集積回路に関し、特に高周波にて動作す
る半導体集積回路における電源配線に関する。なお、本
明細書において、電源配線とは、直流電位が半導体基板
の電位と異なるところの直流電源供給のための配線をい
い、半導体基板と同電位のものを接地配線という。
る半導体集積回路における電源配線に関する。なお、本
明細書において、電源配線とは、直流電位が半導体基板
の電位と異なるところの直流電源供給のための配線をい
い、半導体基板と同電位のものを接地配線という。
本発明は、半導体基板と、この半導体基板に形成された
少くとも一つの不純物拡散層と、接地配線と、電源配線
と、信号配線とを含む半導体集積回路において、 前記電源配線下の絶縁膜として前記信号配線下の絶縁膜
より少（とも大きな比誘電率を有する絶縁膜を用い、か
つ前記電源配線下の前記不純物拡散層に前記半導体基板
と同一導電型で深さが前記半導体基板に達する接続用の
不純物拡散層を設けることにより、 高周波における前記電源配線の高周波インピーダンスの
低減を図ったものである。
少くとも一つの不純物拡散層と、接地配線と、電源配線
と、信号配線とを含む半導体集積回路において、 前記電源配線下の絶縁膜として前記信号配線下の絶縁膜
より少（とも大きな比誘電率を有する絶縁膜を用い、か
つ前記電源配線下の前記不純物拡散層に前記半導体基板
と同一導電型で深さが前記半導体基板に達する接続用の
不純物拡散層を設けることにより、 高周波における前記電源配線の高周波インピーダンスの
低減を図ったものである。
高周波回路を形成する電子回路は、回路の安定動作およ
び電気的特性の向上のために電源配線と接地配線の高周
波インピーダンスを低くすることが重要である。
び電気的特性の向上のために電源配線と接地配線の高周
波インピーダンスを低くすることが重要である。
従来、この種の半導体集積回路に使用される電源配線と
接地配線とは、第３図に示すように、電源配線２６の下
部の構造は、信号配線２７の下部の構造と同一構造とな
っていた。つまり絶縁膜２４は、電源配線２６の下部お
よび信号配線２７の下部ともに同一で例えば酸化シリコ
ン膜であった。さらに電源配線２６の下部のＮ型不純物
拡散層２２はＰ型半導体基板２１とは反対導電型で、オ
ーミック的には接続されていなかった。
接地配線とは、第３図に示すように、電源配線２６の下
部の構造は、信号配線２７の下部の構造と同一構造とな
っていた。つまり絶縁膜２４は、電源配線２６の下部お
よび信号配線２７の下部ともに同一で例えば酸化シリコ
ン膜であった。さらに電源配線２６の下部のＮ型不純物
拡散層２２はＰ型半導体基板２１とは反対導電型で、オ
ーミック的には接続されていなかった。
なお、第３図において、２３はＰ型不純物拡散層、２５
は接地線および２８は保護膜である。
は接地線および２８は保護膜である。
前述した高周波動作の半導体集積回路の電源配線２６お
よび接地配線２７は、回路の安定動作および電気特性の
向上のために高周波的に低インピーダンスとする必要が
ある。接地配線２７は第３図に示すように、Ｐ型半導体
基板２１と同一導電型のＰ型不純物拡散層２３により、
Ｐ型半導体基板２１とオーミック的に接続される。さら
に組立工程においてＰ型半導体基板２１はケースの導電
面にマウントされる。従って、接地配線２５のインピー
ダンスは、高周波的にも直流的にも低くなる。
よび接地配線２７は、回路の安定動作および電気特性の
向上のために高周波的に低インピーダンスとする必要が
ある。接地配線２７は第３図に示すように、Ｐ型半導体
基板２１と同一導電型のＰ型不純物拡散層２３により、
Ｐ型半導体基板２１とオーミック的に接続される。さら
に組立工程においてＰ型半導体基板２１はケースの導電
面にマウントされる。従って、接地配線２５のインピー
ダンスは、高周波的にも直流的にも低くなる。
一方、電源配線２６はＰ型半導体基板２１と直流的に接
続さることはない。従って、配線幅が同一である場合、
電源配線２６は接地配線２５よりも高周波インピーダン
スが高くなる欠点がある。従来、電源配線２６の高周波
インピーダンスを低くする方法は、電源配線２６の配線
幅を広くするという方法がとられていた。しかし、配線
幅を広くした場合、チップ面積が大きくなり、拡散製造
歩留りが低下するなどの問題点があった。
続さることはない。従って、配線幅が同一である場合、
電源配線２６は接地配線２５よりも高周波インピーダン
スが高くなる欠点がある。従来、電源配線２６の高周波
インピーダンスを低くする方法は、電源配線２６の配線
幅を広くするという方法がとられていた。しかし、配線
幅を広くした場合、チップ面積が大きくなり、拡散製造
歩留りが低下するなどの問題点があった。
本発明の目的は、前記の欠点を除去することにより、高
周波動作における電源配線の高周波インピーダンスを、
特に配線幅を広くすることなしに低くした半導体集積回
路を提供することにある。
周波動作における電源配線の高周波インピーダンスを、
特に配線幅を広くすることなしに低くした半導体集積回
路を提供することにある。
本発明は、半導体基板と、この半導体基板に形成された
少くとも一つの不純物拡散層と、接地配線と、電源配線
と、信号配線とを含む半導体集積回路において、前記電
源配線は、前記信号配線と前記不純物拡散層間の絶縁膜
より少くとも大なる比誘電率を有する絶縁膜上に形成さ
れ、かつ前記電源配線下部の前記不純物拡散層に前記半
導体基板と同一導電型で深さが前記半導体基板に達する
接続用の不純物拡散層が形成されたことを特徴とする。
少くとも一つの不純物拡散層と、接地配線と、電源配線
と、信号配線とを含む半導体集積回路において、前記電
源配線は、前記信号配線と前記不純物拡散層間の絶縁膜
より少くとも大なる比誘電率を有する絶縁膜上に形成さ
れ、かつ前記電源配線下部の前記不純物拡散層に前記半
導体基板と同一導電型で深さが前記半導体基板に達する
接続用の不純物拡散層が形成されたことを特徴とする。
電源配線は、高周波的には前記電源配線下の絶縁物を介
して接続用の不純物拡散層により接地電位にある半導体
基板に接続される。そして前記電源緯線下の絶縁膜には
、信号線配線下の絶縁膜例えば酸化シリコン膜（比誘電
率εζ４）より比誘電率の大きい例えば窒化シリコン膜
（ε＃８）が用いられているので、前記電源配線と前記
半導体基板間の静電容量が増大し、その結果として前記
電源配線の基板に対する高周波インピーダンスが低くな
る。そしてこれにより、前記信号配線と前記半導体基板
間の静電容量は変ることはない。
して接続用の不純物拡散層により接地電位にある半導体
基板に接続される。そして前記電源緯線下の絶縁膜には
、信号線配線下の絶縁膜例えば酸化シリコン膜（比誘電
率εζ４）より比誘電率の大きい例えば窒化シリコン膜
（ε＃８）が用いられているので、前記電源配線と前記
半導体基板間の静電容量が増大し、その結果として前記
電源配線の基板に対する高周波インピーダンスが低くな
る。そしてこれにより、前記信号配線と前記半導体基板
間の静電容量は変ることはない。
さらに加えて、前記電源配線下の絶縁膜の厚さを前記信
号線配線下の絶縁膜の厚さよりも薄くすることにより、
その効果を増すことができる。
号線配線下の絶縁膜の厚さよりも薄くすることにより、
その効果を増すことができる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の要部を示す模式的断面図で
ある。本第−実施例は、Ｐ型半導体基板１と、このＰ型
半導体基板１に形成されたＮ型不純物拡散層２と、接地
配線５と、電源配線６と、信号配線７とを含む半導体集
積回路において、接地配線５は、Ｎ型拡散層２にその深
さがＰ型半導体基板１に達するように形成されたＰ型不
純物拡散層３上に形成され、電源配線６は、Ｎ型不純物
拡散層２にその深さがＰ型半導体基板１に達するように
形成されたＰ型不純物拡散層３ａ上に形成された絶縁膜
９上に形成され、信号配線７は、Ｎ型不純物拡散層２上
に形成された絶縁膜４上に形成される。そして表面全体
に例えばレジンまたは酸化シリコン膜からなる保護膜８
が形成される。
ある。本第−実施例は、Ｐ型半導体基板１と、このＰ型
半導体基板１に形成されたＮ型不純物拡散層２と、接地
配線５と、電源配線６と、信号配線７とを含む半導体集
積回路において、接地配線５は、Ｎ型拡散層２にその深
さがＰ型半導体基板１に達するように形成されたＰ型不
純物拡散層３上に形成され、電源配線６は、Ｎ型不純物
拡散層２にその深さがＰ型半導体基板１に達するように
形成されたＰ型不純物拡散層３ａ上に形成された絶縁膜
９上に形成され、信号配線７は、Ｎ型不純物拡散層２上
に形成された絶縁膜４上に形成される。そして表面全体
に例えばレジンまたは酸化シリコン膜からなる保護膜８
が形成される。
−そして、絶縁膜９は絶縁膜４よりも大なる比誘電率（
ε）を有する材料、例えば絶縁膜４としては通常用いら
れる酸化シリコン膜（ε＃４）を、絶縁膜９としては窒
化シリコン膜（ε！＝ｉ８）を用い、かつその厚さも絶
縁膜４の厚さよりも薄くしである。
ε）を有する材料、例えば絶縁膜４としては通常用いら
れる酸化シリコン膜（ε＃４）を、絶縁膜９としては窒
化シリコン膜（ε！＝ｉ８）を用い、かつその厚さも絶
縁膜４の厚さよりも薄くしである。
従って、本第二実施例においては、絶縁膜９を窒化シリ
コン膜で構成した場合の電源配線６とＰ型半導体基板１
間の静電容量は、絶縁膜９を酸化シリコン膜で構成した
場合に比較し約２倍以上となり、高周波における電源配
線の高周波インピーダンスは、第３図の従来例と比較し
大幅に低減される。
コン膜で構成した場合の電源配線６とＰ型半導体基板１
間の静電容量は、絶縁膜９を酸化シリコン膜で構成した
場合に比較し約２倍以上となり、高周波における電源配
線の高周波インピーダンスは、第３図の従来例と比較し
大幅に低減される。
第２図は本発明の第二実施例の要部を示す模式的断面図
である。本第二実施例は第１図の第一実施例のＰ型半導
体基板１の代りにＮ型半導体基板１１を使用した場合で
あり、その効果は同等である。
である。本第二実施例は第１図の第一実施例のＰ型半導
体基板１の代りにＮ型半導体基板１１を使用した場合で
あり、その効果は同等である。
なお、第２図において、１２はＰ型不純物拡散層、１３
および１３ａｌ−ｉＮ型不純物拡散層、１４は酸化シリ
コンからなる絶縁膜、１５は接地配線、１６は電源配線
、１７は信号配線、１８保護膜および１９は窒化シリコ
ンからなる絶縁膜である。
および１３ａｌ−ｉＮ型不純物拡散層、１４は酸化シリ
コンからなる絶縁膜、１５は接地配線、１６は電源配線
、１７は信号配線、１８保護膜および１９は窒化シリコ
ンからなる絶縁膜である。
本発明の特徴は、第１図および第２図において、それぞ
れＰ型不純物拡散層３ａと絶縁膜９、およびＮ型不純物
拡散層１３ａと絶縁膜１９を形成したことにある。
れＰ型不純物拡散層３ａと絶縁膜９、およびＮ型不純物
拡散層１３ａと絶縁膜１９を形成したことにある。
以上説明したように、本発明は、電源配線下の絶縁膜の
比誘電率を、信号配線下の絶縁膜の比誘電率より大きく
し、かつ場合によりその厚さも薄くし、さらに電源配線
下の不純物拡散層を半導体基板と同一導電型の不純物拡
散層により半導体基板と接続することにより、信号配線
と半導体基板間の静電容量を増加することなく、電源配
線と半導体基板間の静電容量を増加し、電源配線の基板
に対する高周波インピーダンスを低くする効果がある。
比誘電率を、信号配線下の絶縁膜の比誘電率より大きく
し、かつ場合によりその厚さも薄くし、さらに電源配線
下の不純物拡散層を半導体基板と同一導電型の不純物拡
散層により半導体基板と接続することにより、信号配線
と半導体基板間の静電容量を増加することなく、電源配
線と半導体基板間の静電容量を増加し、電源配線の基板
に対する高周波インピーダンスを低くする効果がある。
従って、本発明によれば、高周波特性に優れかつ安定動
作を行う半導体集積回路が得られ、その効果は大である
。
作を行う半導体集積回路が得られ、その効果は大である
。
第１図は本発明の第一実施例の要部を示す模式第２図は
本発明の第二実施例の要部を示す模式的断面図。 第３図は従来例の要部を示す模式的断面図。 １．２１・Ｐ型半導体基板、２．１３．１３ａ 、 ２
２・・・Ｎ型不純物拡散層、３．３ａ、１２．２３・・
・Ｐ型不純物拡散層、４．９．１４．１９．２４・・・
絶縁膜、５．１５．２５・・・接地配線、６．１６．２
６・・・電源配線、７．１７．２７・・・信号配線、８
．１８．２８・・・保護膜、１１・・・Ｎ型半導体基板
。
本発明の第二実施例の要部を示す模式的断面図。 第３図は従来例の要部を示す模式的断面図。 １．２１・Ｐ型半導体基板、２．１３．１３ａ 、 ２
２・・・Ｎ型不純物拡散層、３．３ａ、１２．２３・・
・Ｐ型不純物拡散層、４．９．１４．１９．２４・・・
絶縁膜、５．１５．２５・・・接地配線、６．１６．２
６・・・電源配線、７．１７．２７・・・信号配線、８
．１８．２８・・・保護膜、１１・・・Ｎ型半導体基板
。
Claims (1)
- （１）半導体基板（１、１１）と、この半導体基板に形
成された少くとも一つの不純物拡散層（２、１２）と、
接地配線（５、１５）と、電源配線（６、１６）と、信
号配線（７、１７）とを含む半導体集積回路において、 前記電源配線（６、１６）は、前記信号配線と前記不純
物拡散層間の絶縁膜（４、１４）より少くとも大なる比
誘電率を有する絶縁膜（９、１９）上に形成され、かつ
前記電源配線下部の前記不純物拡散層に前記半導体基板
と同一導電型で深さが前記半導体基板に達する接続用の
不純物拡散層（３ａ、１３ａ）が形成された ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272029A JPH01114063A (ja) | 1987-10-28 | 1987-10-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272029A JPH01114063A (ja) | 1987-10-28 | 1987-10-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114063A true JPH01114063A (ja) | 1989-05-02 |
Family
ID=17508133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272029A Pending JPH01114063A (ja) | 1987-10-28 | 1987-10-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114063A (ja) |
-
1987
- 1987-10-28 JP JP62272029A patent/JPH01114063A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654689A (en) | Structure of power supply wirings in semiconductor integrated circuit | |
| US6090647A (en) | Capacitor for a semiconductor device | |
| US3440500A (en) | High frequency field effect transistor | |
| JPH0765883A (ja) | 電気コネクタ | |
| US6143614A (en) | Monolithic inductor | |
| US3460006A (en) | Semiconductor integrated circuits with improved isolation | |
| US5254491A (en) | Method of making a semiconductor device having improved frequency response | |
| US4596070A (en) | Interdigitated IMPATT devices | |
| EP0912997B1 (en) | Rf power package with a dual ground | |
| JP3696706B2 (ja) | 半導体装置の電源線構造 | |
| JPH01114063A (ja) | 半導体集積回路 | |
| KR100315594B1 (ko) | 반도체 장치 | |
| US5652460A (en) | Integrated resistor networks having reduced cross talk | |
| JPH0522004A (ja) | 伝送路配線 | |
| US5008731A (en) | Integrated semiconductor circuit with decoupled D.C. wiring | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JP2638544B2 (ja) | 半導体集積回路 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JPS58206150A (ja) | 集積キヤパシタを有するモノリシツク集積回路 | |
| KR100448085B1 (ko) | 패드의기생캐패시턴스감소형반도체장치 | |
| US7288844B2 (en) | Semiconductor device, semiconductor circuit and method for producing semiconductor device | |
| JPH08298307A (ja) | 半導体装置 | |
| JP2001044277A (ja) | 半導体基板および半導体装置 | |
| JPH0334560A (ja) | 半導体装置 | |
| JPS62172742A (ja) | 半導体集積回路装置 |