JPH08298307A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08298307A JPH08298307A JP10374195A JP10374195A JPH08298307A JP H08298307 A JPH08298307 A JP H08298307A JP 10374195 A JP10374195 A JP 10374195A JP 10374195 A JP10374195 A JP 10374195A JP H08298307 A JPH08298307 A JP H08298307A
- Authority
- JP
- Japan
- Prior art keywords
- layer electrode
- lower layer
- electrode
- insulating film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 238000002161 passivation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】デカップリグコンデンサをＭＩＭ構造で形成す
ることにより、実装面積を増やさずに周波数特性を改善
する。 【構成】マイクロ波集積回路チップ内のＳｉ基板１上に
設けた下層電極２に絶縁膜３のコンタクトホール４を介
して接続した接地電極用の上層電極５と、下層電極２上
に絶縁膜３を介して対向させた電源電極用の上層電極６
によりＭＩＭ構造のコンデンサを形成し、外付けコンデ
ンサの場合に対して実装面積を低減できる。
ることにより、実装面積を増やさずに周波数特性を改善
する。 【構成】マイクロ波集積回路チップ内のＳｉ基板１上に
設けた下層電極２に絶縁膜３のコンタクトホール４を介
して接続した接地電極用の上層電極５と、下層電極２上
に絶縁膜３を介して対向させた電源電極用の上層電極６
によりＭＩＭ構造のコンデンサを形成し、外付けコンデ
ンサの場合に対して実装面積を低減できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
マイクロ波集積回路のデカップリングコンデンサに関す
る。
マイクロ波集積回路のデカップリングコンデンサに関す
る。
【０００２】
【従来の技術】マイクロ波集積回路、特に広帯域増幅器
を基板上に配置、使用する場合には、外部電源から誘起
されるリップル等の雑音が周波数特性等に影響を及ぼ
し、帯域特性の低下、及びフラットネス特性の悪化等を
招き、増幅器本来の特性を基板上で再現出来ないことが
ある。
を基板上に配置、使用する場合には、外部電源から誘起
されるリップル等の雑音が周波数特性等に影響を及ぼ
し、帯域特性の低下、及びフラットネス特性の悪化等を
招き、増幅器本来の特性を基板上で再現出来ないことが
ある。
【０００３】よって、従来は図２に示すように、外部電
源端子に集積回路電源端子を接続するために基板上に形
成された配線と接地端子との間にチップコンデンサ等の
外付けコンデンサ（通常デカップリングコンデンサと呼
ぶ）を接続して配置することにより、外部電源からのリ
ップル等を接地端子に落していた。
源端子に集積回路電源端子を接続するために基板上に形
成された配線と接地端子との間にチップコンデンサ等の
外付けコンデンサ（通常デカップリングコンデンサと呼
ぶ）を接続して配置することにより、外部電源からのリ
ップル等を接地端子に落していた。
【０００４】また、配置されるコンデンサは、集積回路
が広帯域で使われるものほど、各周波数帯毎に数種類の
容量値（１００００ｐＦ、１０００ｐＦ、１００ｐＦ、
１０ｐＦ等）のコンデンサを組合わせて配置する必要が
あった。
が広帯域で使われるものほど、各周波数帯毎に数種類の
容量値（１００００ｐＦ、１０００ｐＦ、１００ｐＦ、
１０ｐＦ等）のコンデンサを組合わせて配置する必要が
あった。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
では、外付けデカップリングコンデンサを用いているた
め、実装時に部品点数が多くなり、大きな実装スペース
が必要になるという問題があった。
では、外付けデカップリングコンデンサを用いているた
め、実装時に部品点数が多くなり、大きな実装スペース
が必要になるという問題があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
Ｓｉ基板上に形成した下層電極と、前記下層電極を含む
前記Ｓｉ基板の表面に形成した絶縁膜と、前記絶縁膜に
設けて前記下層電極の一端の表面を露出させるコンタク
トホールと、前記コンタクトホール内に露出した前記下
層電極に電気的に接続した第１の上層電極と、前記第１
の上層電極以外の前記下層電極上に前記絶縁膜を介して
形成し前記下層電極と対向させた第２の上層電極とを有
する。
Ｓｉ基板上に形成した下層電極と、前記下層電極を含む
前記Ｓｉ基板の表面に形成した絶縁膜と、前記絶縁膜に
設けて前記下層電極の一端の表面を露出させるコンタク
トホールと、前記コンタクトホール内に露出した前記下
層電極に電気的に接続した第１の上層電極と、前記第１
の上層電極以外の前記下層電極上に前記絶縁膜を介して
形成し前記下層電極と対向させた第２の上層電極とを有
する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ），（ｂ）は本発明の一実施例を
示す平面図及びＡ−Ａ′線断面図である。
示す平面図及びＡ−Ａ′線断面図である。
【０００９】図１（ａ），（ｂ）に示すように、マイク
ロ波集積回路チップ内のＳｉ基板１の上に選択的に下層
電極２を形成し、下層電極２を含むＳｉ基板１の上に厚
さ約４００ｎｍの絶縁膜３堆積して下層電極２の上の絶
縁膜３の上部を選択的にエッチングして５０ｎｍの厚さ
まで薄くする。次に、下層電極２の一端の絶縁膜３にコ
ンタクトホール４を形成して下層電極２の表面を露出さ
せ、コンタクトホール４を含む絶縁膜３の表面に金属膜
を堆積してパターニングし、コンタクトホール４内に露
出させた下層電極２に電気的に接続して絶縁膜３上に延
在する第１の上層電極（接地電極）５と、上層電極５以
外の下層電極２の上に形成して絶縁膜３を介して下層電
極２と対向させた第２の上層電極（電源電極）６とを形
成する。次に、上層電極５，６を含む表面を被覆するパ
ッシベーション膜７を形成してパターニングし、上層電
極５，６のそれぞれにボンディングパッド８，９を形成
し、ＭＩＭコンデンサを形成する。
ロ波集積回路チップ内のＳｉ基板１の上に選択的に下層
電極２を形成し、下層電極２を含むＳｉ基板１の上に厚
さ約４００ｎｍの絶縁膜３堆積して下層電極２の上の絶
縁膜３の上部を選択的にエッチングして５０ｎｍの厚さ
まで薄くする。次に、下層電極２の一端の絶縁膜３にコ
ンタクトホール４を形成して下層電極２の表面を露出さ
せ、コンタクトホール４を含む絶縁膜３の表面に金属膜
を堆積してパターニングし、コンタクトホール４内に露
出させた下層電極２に電気的に接続して絶縁膜３上に延
在する第１の上層電極（接地電極）５と、上層電極５以
外の下層電極２の上に形成して絶縁膜３を介して下層電
極２と対向させた第２の上層電極（電源電極）６とを形
成する。次に、上層電極５，６を含む表面を被覆するパ
ッシベーション膜７を形成してパターニングし、上層電
極５，６のそれぞれにボンディングパッド８，９を形成
し、ＭＩＭコンデンサを形成する。
【００１０】この場合、ＭＩＭコンデンサの容量値Ｃ
は、 Ｃ＝εO ・εS ・Ｓ／ｄ （但し、εO は真空の誘電率、εS は誘電体膜の比誘電
率、ＳはＭＩＭコンデンサ面積、ｄは誘電体膜の厚さ）
で与えられる。
は、 Ｃ＝εO ・εS ・Ｓ／ｄ （但し、εO は真空の誘電率、εS は誘電体膜の比誘電
率、ＳはＭＩＭコンデンサ面積、ｄは誘電体膜の厚さ）
で与えられる。
【００１１】ここで、Ｓ＝１００μｍ×１００μｍ、ε
S ＝７であれば１２ｐＦ位の容量値を確保できる。
S ＝７であれば１２ｐＦ位の容量値を確保できる。
【００１２】このようなＭＩＭコンデンサを内蔵するこ
とにより、高周波領域用のチップコンデンサを削除で
き、チップサイズや実装面積の増加無しに、電源からの
リップル等の影響をなくし、高周波特性の改良が可能と
なる。
とにより、高周波領域用のチップコンデンサを削除で
き、チップサイズや実装面積の増加無しに、電源からの
リップル等の影響をなくし、高周波特性の改良が可能と
なる。
【００１３】本実施例で、接地電極用のボンディングパ
ッド８と電源電極用のボンディングパッド９を隣接して
レイアウトされていることが重要となる。それは、ボン
ディングパッド８とボンディングパッド９を離してレイ
アウトし一層配線で接続する場合、ボンディングパッド
の外周部を引き回すことが必要となる為、ペレットサイ
ズの増加につながるからである。
ッド８と電源電極用のボンディングパッド９を隣接して
レイアウトされていることが重要となる。それは、ボン
ディングパッド８とボンディングパッド９を離してレイ
アウトし一層配線で接続する場合、ボンディングパッド
の外周部を引き回すことが必要となる為、ペレットサイ
ズの増加につながるからである。
【００１４】集積回路内で使用されるコンデンサには、
ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ）構造のものもあるが、内蔵するコン
デンサの容量値は使用周波数、応用回路によって様々な
定数を選択する必要があり、ＭＩＳ構造ではこれらに対
応しきれない場合があるのに対してＭＩＭ構造であれば
メタライズ工程のみで所望の容量値を実現できる利点が
ある。
ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ）構造のものもあるが、内蔵するコン
デンサの容量値は使用周波数、応用回路によって様々な
定数を選択する必要があり、ＭＩＳ構造ではこれらに対
応しきれない場合があるのに対してＭＩＭ構造であれば
メタライズ工程のみで所望の容量値を実現できる利点が
ある。
【００１５】
【発明の効果】以上説明したように、本発明はマイクロ
波集積回路、特に広帯域増加器におけるデカップリング
コンデンサをＭＩＭ構造のコンデンサ（１０ｐＦ程度）
で形成する事により、実装面積及びチップサイズを増や
すこと無しに、帯域特性の向上（２ＧＨｚを越える領域
で１０％〜２０％の向上）及びフラットネスの向上（平
坦性±１ｄＢから±０．２ｄＢに改善）が実現できると
いう効果を有する。
波集積回路、特に広帯域増加器におけるデカップリング
コンデンサをＭＩＭ構造のコンデンサ（１０ｐＦ程度）
で形成する事により、実装面積及びチップサイズを増や
すこと無しに、帯域特性の向上（２ＧＨｚを越える領域
で１０％〜２０％の向上）及びフラットネスの向上（平
坦性±１ｄＢから±０．２ｄＢに改善）が実現できると
いう効果を有する。
【図１】本発明の一実施例を示す平面図及びＡ−Ａ′線
断面図。
断面図。
【図２】従来の半導体装置の一例を説明するためのブロ
ック図。
ック図。
１ Ｓｉ基板 ２ 下層電極 ３ 絶縁膜 ４ コンタクトホール ５，６ 上層電極 ７ パッシベーション膜 ８，９ ボンディングパッド
Claims (1)
- 【請求項１】 Ｓｉ基板上に形成した下層電極と、前記
下層電極を含む前記Ｓｉ基板の表面に形成した絶縁膜
と、前記絶縁膜に設けて前記下層電極の一端の表面を露
出させるコンタクトホールと、前記コンタクトホール内
に露出した前記下層電極に電気的に接続した第１の上層
電極と、前記第１の上層電極以外の前記下層電極上に前
記絶縁膜を介して形成し前記下層電極と対向させた第２
の上層電極とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103741A JP2690709B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103741A JP2690709B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298307A true JPH08298307A (ja) | 1996-11-12 |
| JP2690709B2 JP2690709B2 (ja) | 1997-12-17 |
Family
ID=14362044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7103741A Expired - Lifetime JP2690709B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690709B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020082549A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 고용량 엠아이엠 캐패시터 제조방법 |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| KR100838965B1 (ko) * | 2000-07-21 | 2008-06-16 | 엔엑스피 비 브이 | 이동 전화 장치 |
| JP2013084718A (ja) * | 2011-10-07 | 2013-05-09 | Toshiba Corp | 高周波増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03293759A (ja) * | 1990-04-12 | 1991-12-25 | Fuji Electric Co Ltd | Ｍｏｓ集積回路装置内組み込み用キャパシタ |
-
1995
- 1995-04-27 JP JP7103741A patent/JP2690709B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03293759A (ja) * | 1990-04-12 | 1991-12-25 | Fuji Electric Co Ltd | Ｍｏｓ集積回路装置内組み込み用キャパシタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838965B1 (ko) * | 2000-07-21 | 2008-06-16 | 엔엑스피 비 브이 | 이동 전화 장치 |
| KR20020082549A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 고용량 엠아이엠 캐패시터 제조방법 |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| JP2013084718A (ja) * | 2011-10-07 | 2013-05-09 | Toshiba Corp | 高周波増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2690709B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2381117C (en) | Improved multiple terminal capacitor structure | |
| JP3222072B2 (ja) | 分波器パッケージ | |
| JPH0936312A (ja) | インダクタンス素子およびその製造方法 | |
| JP2944403B2 (ja) | 半導体装置 | |
| KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
| US6930334B2 (en) | High frequency semiconductor device | |
| JP2690709B2 (ja) | 半導体装置 | |
| US6674632B2 (en) | Mobile telephone device with passive integrated module | |
| JPH08236698A (ja) | 半導体装置 | |
| JPH06181289A (ja) | 半導体装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP3742692B2 (ja) | ノイズフィルタ | |
| US7288844B2 (en) | Semiconductor device, semiconductor circuit and method for producing semiconductor device | |
| JP2638544B2 (ja) | 半導体集積回路 | |
| JPH06112406A (ja) | 半導体集積回路 | |
| JPS6364081B2 (ja) | ||
| JP2520511B2 (ja) | 高周波半導体装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP4357768B2 (ja) | 半導体集積回路 | |
| JPH11243306A (ja) | 高周波モジュールおよびそれを用いた通信装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH0878626A (ja) | 半導体集積回路 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH02140969A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |