JPH01114207A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH01114207A JPH01114207A JP27025287A JP27025287A JPH01114207A JP H01114207 A JPH01114207 A JP H01114207A JP 27025287 A JP27025287 A JP 27025287A JP 27025287 A JP27025287 A JP 27025287A JP H01114207 A JPH01114207 A JP H01114207A
- Authority
- JP
- Japan
- Prior art keywords
- variable gain
- amplifier circuit
- circuit
- gain amplifier
- signal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
増幅回路、特に入力信号レベルが過大であると利得を制
限される可変利得増幅回路を備えた増幅回路に関し、 簡単な回路構成により、入力信号レベルが過大であって
も、精度の高い利得の制限を行なえ、電源電圧が変化し
ても調整を不要とする１ことを目的とし、 入力信号を増幅する可変利得増幅回路と、該可変利得増
幅回路の出を信号レベルに応じて該更変利得増幅回路の
利得を可変制御する第１及び第２の検出回路とを備えた
増幅回路において、該第１の検出回路は、該可変利得増
幅回路の出力信号レベルが第１の電源電圧を基準とした
第１の範囲内にある時は該可変利得増幅回路の利得を低
下せしめるように制御し、該第２の検出回路は、該可変
利得増幅回路の出力信号レベルが第２の電源電圧を基準
として第２の範囲内にある時は、該可変利得増幅回路の
利得を低下せしめるように制御するように構成する。
限される可変利得増幅回路を備えた増幅回路に関し、 簡単な回路構成により、入力信号レベルが過大であって
も、精度の高い利得の制限を行なえ、電源電圧が変化し
ても調整を不要とする１ことを目的とし、 入力信号を増幅する可変利得増幅回路と、該可変利得増
幅回路の出を信号レベルに応じて該更変利得増幅回路の
利得を可変制御する第１及び第２の検出回路とを備えた
増幅回路において、該第１の検出回路は、該可変利得増
幅回路の出力信号レベルが第１の電源電圧を基準とした
第１の範囲内にある時は該可変利得増幅回路の利得を低
下せしめるように制御し、該第２の検出回路は、該可変
利得増幅回路の出力信号レベルが第２の電源電圧を基準
として第２の範囲内にある時は、該可変利得増幅回路の
利得を低下せしめるように制御するように構成する。
本発明は増幅回路、特に入力信号レベルが過大であると
利得を制限される可変利得増幅回路を備えた増幅回路に
関する。
利得を制限される可変利得増幅回路を備えた増幅回路に
関する。
音声信号用の増幅回路は、通常線形増幅回路を用いてお
り、出力信号Ｖ。ｕｔと入力信号Ｖ１ｏとの振幅は第６
図＜ａ）に示す如く一定の比例関係にある。この一定の
比例関係は、増幅回路の出力段トランジスタが飽和する
までは保たれるが、入力信号Ｖ の振幅がＶ８以上であ
る出力段１〜ランジｎ スタの飽和領域では入力信号Ｖ１．の波形と出力信号Ｖ
。ｕｔの波形とは一致しない。つまり、飽和領域では、
第６図（ｂ）に示す如く高調波成分による歪率の悪化が
著しい。
り、出力信号Ｖ。ｕｔと入力信号Ｖ１ｏとの振幅は第６
図＜ａ）に示す如く一定の比例関係にある。この一定の
比例関係は、増幅回路の出力段トランジスタが飽和する
までは保たれるが、入力信号Ｖ の振幅がＶ８以上であ
る出力段１〜ランジｎ スタの飽和領域では入力信号Ｖ１．の波形と出力信号Ｖ
。ｕｔの波形とは一致しない。つまり、飽和領域では、
第６図（ｂ）に示す如く高調波成分による歪率の悪化が
著しい。
〔従来の技術〕
第７図は従来回路の原理説明波形図である。
従来回路は、大略入力信号を増幅する可変利得増幅回路
と、可変利得増幅回路の出力信号から第７図中基準レベ
ルを基準とした絶対値Ａを測定して絶対値Ａが第１の所
定値以上となったことを検出すると可変利得増幅回路の
利得を制限する第１の回路と、可変利得増幅回路の出力
信号から第７図中基準レベルを基準とした絶対値Ｂを測
定して絶対値Ｂが第２の所定値以上となったことを検出
すると可変利得増幅回路の利得を制限する第２の回路と
よりなる。
と、可変利得増幅回路の出力信号から第７図中基準レベ
ルを基準とした絶対値Ａを測定して絶対値Ａが第１の所
定値以上となったことを検出すると可変利得増幅回路の
利得を制限する第１の回路と、可変利得増幅回路の出力
信号から第７図中基準レベルを基準とした絶対値Ｂを測
定して絶対値Ｂが第２の所定値以上となったことを検出
すると可変利得増幅回路の利得を制限する第２の回路と
よりなる。
＝ ３ −
（発明が解決しようとする問題点〕
従来回路では、基準レベル及び第１，２の所定値の設定
が必要であり、電源電圧が変化するとこれら基準レベル
及び第１，２の所定値の設定を変更しなければならない
という問題を生じていたと共に、第１，２の回路の測定
検出精度を向上させるには回路構成が非常に複雑となり
回路素子の特性のバラツキの影響を受（）やずいという
問題も生じていた。
が必要であり、電源電圧が変化するとこれら基準レベル
及び第１，２の所定値の設定を変更しなければならない
という問題を生じていたと共に、第１，２の回路の測定
検出精度を向上させるには回路構成が非常に複雑となり
回路素子の特性のバラツキの影響を受（）やずいという
問題も生じていた。
本発明は、簡単な回路構成により、入力信号１ノベルが
過大であっても精度の高い利得の制限を行なえ、電源電
圧が変化しても調整が不要である増幅回路を捉供するこ
とを目的とする。
過大であっても精度の高い利得の制限を行なえ、電源電
圧が変化しても調整が不要である増幅回路を捉供するこ
とを目的とする。
第１図は本発明の原理説明図、第２図は本発明の原理説
明用波形図である。
明用波形図である。
第１図中、１は入力信号を増幅する可変利得増幅回路、
２，３は可変利得増幅回路１の出力信号レベルに応じて
可変利得増幅回路１の利１ｑを可変一 ４ − 制御する第１，２の検出回路である。
２，３は可変利得増幅回路１の出力信号レベルに応じて
可変利得増幅回路１の利１ｑを可変一 ４ − 制御する第１，２の検出回路である。
第１の検出回路２は、可変利得増幅回路１の出力信号レ
ベルが第２図に示す第１の電源電圧Ｖｃ１を基準とした
第１の範囲［１内にある時は可変利得増幅回路１の利得
を低下するように制御し、第２の検出回路３は、可変利
得増幅回路１の出力信号レベルが第２図に示す第２の電
源電圧Ｖｃ２を基準とした第２の範囲Ｌ２内にある時は
可変利得増幅回路１の利得を低下するように制御する。
ベルが第２図に示す第１の電源電圧Ｖｃ１を基準とした
第１の範囲［１内にある時は可変利得増幅回路１の利得
を低下するように制御し、第２の検出回路３は、可変利
得増幅回路１の出力信号レベルが第２図に示す第２の電
源電圧Ｖｃ２を基準とした第２の範囲Ｌ２内にある時は
可変利得増幅回路１の利得を低下するように制御する。
従って、簡単な回路構成により、入力信号レベルが過大
であっても精度の高い利得の制限を行なえ、電源電圧が
変化しても調整が不要となる。
であっても精度の高い利得の制限を行なえ、電源電圧が
変化しても調整が不要となる。
第３図は第１図の可変利得増幅回路１の一実施例、第４
図は第１図の第１，２の検出回路２，３の一実施例を示
す。
図は第１図の第１，２の検出回路２，３の一実施例を示
す。
第３図中、可変利得増幅回路１は、１〜ランジスタＱ１
〜Ｑ６と、抵抗Ｒ１〜Ｒ３と、コンデンサＣ１と、定電
流源１０と、電圧供給源１１と、利得一定の増幅器１２
とよりなる。なお、Ｖｉｏは入力電圧、Ｖｏｕｔは出力
電圧、ＶＣｃは電源電圧を表わす。端子１３には、第１
の検出回路２からの制御電圧Ｖａが印加され、端子１４
には、第２の検出回路３からの制御電圧ｖｂが印加され
ている。
〜Ｑ６と、抵抗Ｒ１〜Ｒ３と、コンデンサＣ１と、定電
流源１０と、電圧供給源１１と、利得一定の増幅器１２
とよりなる。なお、Ｖｉｏは入力電圧、Ｖｏｕｔは出力
電圧、ＶＣｃは電源電圧を表わす。端子１３には、第１
の検出回路２からの制御電圧Ｖａが印加され、端子１４
には、第２の検出回路３からの制御電圧ｖｂが印加され
ている。
トランジスタＱ１に流れる電流は、制御電圧ＶａとＶｂ
との差により、トランジスタＱ３゜Ｇ４．から供給され
る。ここで、 ｖｂ Ｖａ＝ ｋＴ Ｉ３ｌｎ Ｑ １４ （ただし１．にはボルツマン定数、ｑは電気素量、Ｔは
絶対温麿） なので、 となる。
との差により、トランジスタＱ３゜Ｇ４．から供給され
る。ここで、 ｖｂ Ｖａ＝ ｋＴ Ｉ３ｌｎ Ｑ １４ （ただし１．にはボルツマン定数、ｑは電気素量、Ｔは
絶対温麿） なので、 となる。
従って、増幅器１２の前段までの利得Ｇ１は、Ｇ１−−
ＭＪ−ｍ＝」Ｕ−×」」− Ｖ ｉｎ ｒｅ（０１） Ｉ ４（ただ
し、ｒｅ（Ｑｌ）はトランジスタＱ１のエミッタ抵抗） となり、増幅器１２を含む可変利得増幅回路１全体での
利得Ｇは、 Ｇ＝ＧＩ ＸＧ１２ ｒｅ（Ｑｌ） ｑ （ただし、Ｇ１２は増幅器１２の利得）で表わされる。
ＭＪ−ｍ＝」Ｕ−×」」− Ｖ ｉｎ ｒｅ（０１） Ｉ ４（ただ
し、ｒｅ（Ｑｌ）はトランジスタＱ１のエミッタ抵抗） となり、増幅器１２を含む可変利得増幅回路１全体での
利得Ｇは、 Ｇ＝ＧＩ ＸＧ１２ ｒｅ（Ｑｌ） ｑ （ただし、Ｇ１２は増幅器１２の利得）で表わされる。
これにより、入力電圧Ｖｉｏを利得Ｇで増幅された出力
電圧Ｖ。ｕｔが端子１５より出力される。
電圧Ｖ。ｕｔが端子１５より出力される。
第４図中、Ｍｌの検出回路２は、基準電圧供給ＮｖＲ［
［１と、コンパレータ２１．ト、抵抗Ｒ４と、コンデン
サＣ２とよりなる。第２の検出回路３は、基準電圧供給
源ＶＲＥＦ２と、コンパレータ２２と、抵抗Ｒ５と、コ
ンデンサＣ３とよりなる。端子２３には、第３図の増幅
器１２からの出力電圧ＶｏＵｔが端子１５を介して印加
されると共に、増幅回路の出力として出ツノ端子２４よ
り出力される。
［１と、コンパレータ２１．ト、抵抗Ｒ４と、コンデン
サＣ２とよりなる。第２の検出回路３は、基準電圧供給
源ＶＲＥＦ２と、コンパレータ２２と、抵抗Ｒ５と、コ
ンデンサＣ３とよりなる。端子２３には、第３図の増幅
器１２からの出力電圧ＶｏＵｔが端子１５を介して印加
されると共に、増幅回路の出力として出ツノ端子２４よ
り出力される。
又、第３図の端子１３’、 −１４に印加される制御電
圧Ｖａ、Ｖｂは、対応する端子２５．２６より得られる
。
圧Ｖａ、Ｖｂは、対応する端子２５．２６より得られる
。
出力電圧Ｖ。、１が大きくなりＶ。ｕｔ〉■ｃｃ−ＶＲ
ＥＦ１となると、コンパレータ２１の出力電圧■８１が
大きくなるので、可変利得増幅回路１の利得が制限され
る（減少せしめられる）。同様に、Ｖｏｕｔ 〉■ｃｃ
−ＶＲＥＦ２となると、コンパレータ２２の出力電圧Ｖ
ｂｌが大きくなるので、可変利得増幅回路１の利得が制
限される（減少せしめられる）。
ＥＦ１となると、コンパレータ２１の出力電圧■８１が
大きくなるので、可変利得増幅回路１の利得が制限され
る（減少せしめられる）。同様に、Ｖｏｕｔ 〉■ｃｃ
−ＶＲＥＦ２となると、コンパレータ２２の出力電圧Ｖ
ｂｌが大きくなるので、可変利得増幅回路１の利得が制
限される（減少せしめられる）。
なお、抵抗Ｒ４及びコンデンサＣ２よりなるＲＣ回路に
よりコンパレータ２１の出力電圧ｖａ１に急激な変化が
あっても可変利得増幅回路１の利得が急激に変化しない
ようになっている。抵抗Ｒ５ｎ − 及びコンデンサＣ３よりなるＲＣ回路も同様にして制御
電圧ｖｂの急激な変化を防止している。
よりコンパレータ２１の出力電圧ｖａ１に急激な変化が
あっても可変利得増幅回路１の利得が急激に変化しない
ようになっている。抵抗Ｒ５ｎ − 及びコンデンサＣ３よりなるＲＣ回路も同様にして制御
電圧ｖｂの急激な変化を防止している。
急激な利得変化を必要とする場合は１、コンデンサＣ２
，Ｇ３の削除ないしは、コンデンサＣ２゜Ｇ３と抵抗Ｒ
４，Ｒ５の削除で行なえる。また、コンパレータ２１．
２２を一定利得の増幅器に置き替え、制御電圧Ｖａ 、
Ｖｂを出力信号に応じた値に設定することもできる。
，Ｇ３の削除ないしは、コンデンサＣ２゜Ｇ３と抵抗Ｒ
４，Ｒ５の削除で行なえる。また、コンパレータ２１．
２２を一定利得の増幅器に置き替え、制御電圧Ｖａ 、
Ｖｂを出力信号に応じた値に設定することもできる。
本実施例によれば、従来回路の如く基準レベルを設定す
る必要はなく、第２図に示した範囲Ｌ１゜Ｌ２を設定す
るだけで良い。この範囲は、電源電圧が変化しても調整
する必要はない。範囲Ｌ１゜Ｌ２は増幅回路内の出力段
トランジスタの飽和電圧以上の値に設定することにより
、出力電圧ＶｏＵｔにおける歪の過大な発生を防止し得
る。第５図中、実線は出力電圧Ｖ。、ｔの歪率大の場合
、破線は出力電圧Ｖ。ｕｔの歪率小の場合を示す。同図
中、之１と乏２を出力段トランジスタの飽和電圧とする
と、Ｌｌとし２は夫々ｅ１と２２より大きな値に設定す
れば良い。この１１．１２の設定は、ＶＲＥＦｌ、ＶＲ
ＥＦ２を適切に設定すれば良い。
る必要はなく、第２図に示した範囲Ｌ１゜Ｌ２を設定す
るだけで良い。この範囲は、電源電圧が変化しても調整
する必要はない。範囲Ｌ１゜Ｌ２は増幅回路内の出力段
トランジスタの飽和電圧以上の値に設定することにより
、出力電圧ＶｏＵｔにおける歪の過大な発生を防止し得
る。第５図中、実線は出力電圧Ｖ。、ｔの歪率大の場合
、破線は出力電圧Ｖ。ｕｔの歪率小の場合を示す。同図
中、之１と乏２を出力段トランジスタの飽和電圧とする
と、Ｌｌとし２は夫々ｅ１と２２より大きな値に設定す
れば良い。この１１．１２の設定は、ＶＲＥＦｌ、ＶＲ
ＥＦ２を適切に設定すれば良い。
なお、上記実施例では、第１の電源電圧Ｖ。１がＶ で
あり第２の電源電圧ＶＣ２が接地の場合を例Ｃ にとって説明したが、例えば第１，２の電源電圧■ｏ１
．ＶＣ２は正、負の電源電圧（＋Ｖ、−Ｖ）であっても
良いことは言うまでもない。
あり第２の電源電圧ＶＣ２が接地の場合を例Ｃ にとって説明したが、例えば第１，２の電源電圧■ｏ１
．ＶＣ２は正、負の電源電圧（＋Ｖ、−Ｖ）であっても
良いことは言うまでもない。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
本発明によれば、第１の検出回路は、可変刊１９増幅回
路の出力信号レベルが第１の基準電圧を基準とした第１
の範囲内にある時は可変利得増幅回路の利得を低下せし
めるように制御し、第２の制御回路は、可変利得増幅回
路の出力信号レベルが第２の基準電圧を基準とした第２
の範囲内にある時は可変利得増幅回路の利得を低下せし
めるように制御するので、簡単な回路描成により入力信
号レベルが過大であっても精度の高い利得の制限を行な
え、電に！電圧が変化しても調整が不要であり、特に音
声信号用の増幅回路としての効果が大であり、実用的に
は極めて有用である。
路の出力信号レベルが第１の基準電圧を基準とした第１
の範囲内にある時は可変利得増幅回路の利得を低下せし
めるように制御し、第２の制御回路は、可変利得増幅回
路の出力信号レベルが第２の基準電圧を基準とした第２
の範囲内にある時は可変利得増幅回路の利得を低下せし
めるように制御するので、簡単な回路描成により入力信
号レベルが過大であっても精度の高い利得の制限を行な
え、電に！電圧が変化しても調整が不要であり、特に音
声信号用の増幅回路としての効果が大であり、実用的に
は極めて有用である。
第１図は本発明の原理説明図、
第２図は本発明の原理説明用波形図、
第３図は可変利得増幅回路の一実施例を示す回路図、
第４図は第１．２の検出回路の一実施例を示す回路図、
第５図は実施例の説明用波形図、
第６図（ａ＞、（ｂ）は増幅回路の説明用特性図、
第７図は従来回路の原理説明用波形図である。
第１図〜第５図において、
１は可変利得増幅回路、
２は第１の検出回路、
３は第２の検出回路、
１０は定電流源、
１１は電圧供給源、
１２は増幅器、
１３．１４．２３〜２６は端子、
２１．２２は基準電圧供給源、
０１〜Ｑ６はトランジスタ、
Ｒ１−Ｒ５は抵抗、Ｃ１〜Ｃ３は］ンデンザを示す。
特許出願人 富 士 通 株式会社
同 富士通ヴイエルエスアイ株式会社庫ｌしヨｉの
原理匍υ月困 第置図 第２図 １１３図 第５１！Ｉ 芦ｔ％ｒｇＪＳ−のｔ紙ロ門甲パ寺十しυｑ伽貨 ＣＲ
月 第４，２０キ鯰払回路の一膚防し臂沫ホす目診用第４図 洞り （ν レソ １７図
原理匍υ月困 第置図 第２図 １１３図 第５１！Ｉ 芦ｔ％ｒｇＪＳ−のｔ紙ロ門甲パ寺十しυｑ伽貨 ＣＲ
月 第４，２０キ鯰払回路の一膚防し臂沫ホす目診用第４図 洞り （ν レソ １７図
Claims (3)
- （１）入力信号を増幅する可変利得増幅回路（１）と、 該可変利得増幅回路の出力信号レベルに応じて該可変利
得増幅回路の利得を可変制御する第１及び第２の検出回
路（２、３）とを備えた増幅回路において、 該第１の検出回路（２）は、該可変利得増幅回路（１）
の出力信号レベルが第１の電源電圧を基準とした第１の
範囲内にある時は該可変利得増幅回路の利得を低下せし
めるように制御し、 該第２の検出回路（３）は、該可変利得増幅回路（１）
の出力信号レベルが第２の電源電圧を基準とした第２の
範囲内にある時は、該可変利得増幅回路の利得を低下せ
しめるように制御することを特徴とする増幅回路。 - （２）前記第１の電源電圧は正の電源電圧であり、前記
第２の電源電圧は負の電源電圧であることを特徴とする
特許請求の範囲第１項記載の増幅回路。 - （３）前記第２の電源電圧は接地であることを特徴とす
る特許請求の範囲第１項記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270252A JP2644774B2 (ja) | 1987-10-28 | 1987-10-28 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270252A JP2644774B2 (ja) | 1987-10-28 | 1987-10-28 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114207A true JPH01114207A (ja) | 1989-05-02 |
| JP2644774B2 JP2644774B2 (ja) | 1997-08-25 |
Family
ID=17483657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270252A Expired - Lifetime JP2644774B2 (ja) | 1987-10-28 | 1987-10-28 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644774B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106881A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 出力レベル制御回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517802U (ja) * | 1974-07-05 | 1976-01-21 | ||
| JPS627211A (ja) * | 1985-07-04 | 1987-01-14 | Nec Corp | Ａｇｃ増幅器 |
| JPS62140507A (ja) * | 1985-12-13 | 1987-06-24 | Oki Electric Ind Co Ltd | オフセツト補償自動利得制御増幅器 |
-
1987
- 1987-10-28 JP JP62270252A patent/JP2644774B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517802U (ja) * | 1974-07-05 | 1976-01-21 | ||
| JPS627211A (ja) * | 1985-07-04 | 1987-01-14 | Nec Corp | Ａｇｃ増幅器 |
| JPS62140507A (ja) * | 1985-12-13 | 1987-06-24 | Oki Electric Ind Co Ltd | オフセツト補償自動利得制御増幅器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106881A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 出力レベル制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644774B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4091333A (en) | Transconductance amplifier circuit | |
| JPH05175762A (ja) | 演算増幅器の利得調整回路 | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| EP0502056A1 (en) | DIFFERENTIAL AMPLIFIER WITH INPUT ATTENUATOR NETWORK. | |
| JPH04162809A (ja) | Ｆｅｔ緩衝増幅器 | |
| JPS5975708A (ja) | 緩衝増幅器 | |
| JPH0229011A (ja) | 増幅回路 | |
| JP3003174B2 (ja) | 増幅回路 | |
| JPH0474890B2 (ja) | ||
| JPS63283214A (ja) | 高周波検出回路 | |
| JP2644774B2 (ja) | 増幅回路 | |
| JP3147986B2 (ja) | 伸長回路 | |
| US5528191A (en) | Logarithmic amplifier having improved speed response | |
| JP7858504B2 (ja) | 差動入力差動出力型の反転増幅回路および測定装置 | |
| JP2001343439A (ja) | 高周波キャリア型磁気センサ | |
| JPH0946139A (ja) | 歪変動抑制増幅装置 | |
| JPH06186253A (ja) | 電流検出器 | |
| JP3018435B2 (ja) | サーボ回路 | |
| JPH0537530Y2 (ja) | ||
| JPS6238336Y2 (ja) | ||
| JPH06153113A (ja) | ビデオ信号処理装置及び自動利得制御回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH05327370A (ja) | 入力回路 | |
| JPH05113421A (ja) | 計測用回路 | |
| JPH0473085B2 (ja) |