JPH01114953A - マイクロプロセッサのアドレス空間拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサのアドレス空間を越える
ようなアドレス空間を必要とするプログラムの開発にお
いて、特にアドレス空間を越えることによる複雑なコー
ディングを施すことなく、大規模なプロ、ダラムの開発
を可能とするマイクロプロセッサのアドレス空間拡張方
式に関する。

〔従来の技術〕

従来のマイクロプロセッサのアドレス空間拡張方式とし
て、アドレス空間の一部のメモリを多重に存在させ（以
後、バンクと称す）同時には、マイクロプロセッサのア
ドレス空間の範囲しか参照できないが、バンクを切替え
ることで、アドレス空間の一部で複数のバンクの内容を
交互に参照することによりアドレス空間を拡張する方式
がある。

また、セグメント・レジスタの数だけマイクロプロセッ
サのアドレス空間の範囲のメモリ（以後、セグメント空
間と称す）を用意しておき、１命令実行ごとに実効アド
レスの生成に使用したセグメント・レジスタに対応する
セグメント空間に切替えることで、１つのアドレス空間
をセグメント・レジスタ全部で参照していたところを、
各セグメント・レジスタごとにセグメント空間を配置す
ることによりアドレス空間を拡張する方式がある。

〔発明が解決しようとする問題点〕

上述した従来の方式では、生成できる実効アドレスの範
囲は変わらないが、多重化されたメモリを同一の実効ア
ドレスでありながら、バンクあるいはセグメント空間を
切替えて参照することにより、全体としてマイクロプロ
セッサのアドレス空間より大きなアドレス空間を得てい
る。

しかし、バンクを切替える方式では、バンクを切替える
必要があるたびにバンクを切替える命令をプログラム中
に挿入しなければならず、複数のバンクにまたがるプロ
グラムではバンクを切替える手順も複雑になる。

また、命令によって使用できるセグメント・レジスタが
固定されているため、参照したいメモリを指すことので
きる値を格納しているセグメント・レジスタを用いて命
令を実行できない場合は、メモリを参照することのでき
るセグメント・レジスタの値を命令で使用できるセグメ
ント・レジスタに設定した後、命令を実行しなければな
らない。

しかし、セグメント空間を切替える方式では、実効アド
レスの生成に使用したセグメント・レジスタごとに別々
のセグメント空間を持つため、複数のセグメント・レジ
スタの内容を同一にしてもまったく別のメモリを参照し
てしまうことになり、さらに、両方式とも、直線的なア
ドレス空間の拡張ではないため、同一の実効アドレスで
複数のメモリのアドレスを表現することになり、プログ
ラムのリンク時のメモリへの配置や、リンク後の実際の
メモリへのロードが複雑になるという欠点がある。

〔問題点を解決するための手段〕

本発明のマイクロプロセッサのアドレス空間拡張方式は
、メモリの参照ごとにアドレス・バスに出力される値を
セグメントのベース・アドレスとそのセグメント内のオ
フセット（セグメント・レジスタの値＊２４）に分解し
、セグメント・レジスタの値を２″′倍（ｎは０以上の
値）したのち前記セグメント内のオフセットを加算する
ことによりアドレス空間を２０ビットから１６＋ｎビッ
ト（ｎは０以上の値）に変換するマイクロプロセッサの
アドレス空間の拡張を可能としていることにある。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）及び（ｂ）は２４ビットのアドレス空間に
拡張する場合の本発明の一実施例のブロック図及びアド
レス拡張演算の例を示す図、第２図は本発明を実施した
マイクロプロセッサμＰＤ７０１１６（ＮＥＣ製）によ
るプログラム例の図、第３図はメモリの参照ごとに行わ
れるアドレス空間の拡張方法を示す図である。

従来のマイクロプロセッサでは、１６ビットのセグメン
ト・レジスタの値を２４倍した２０ビットのベース・ア
ドレスを１６バイトの境界に設定し、そのベース・アド
レスより１６ビットのセグメント内オフセットによって
２０ビットの実効アドレスを生成していた（第１図（ｂ
）イ）０本実施例では、１６ビットのセグメント・レジ
スタの値を２８倍することにより、２４ビットのベース
・アドレスを２５６バイトの境界に設定し、１６ビット
のセグメント内オフセットによって２４ビットの実効ア
ドレス生成する（第１図（ｂ）ロ）、構成は、実効アド
レスの生成に用いたセグメント・レジスタの値を得る外
部セグメント・レジスタ部と、そのセグメント・レジス
タの値を用いて２０ビットのアドレス・バスの値から２
４ビットのアドレスへの変換を行う（第１図（ｂ）ハ）
アドレス演算部よりなる。

ここでは、第２図のプログラム例に従って、プログラム
を実行する際、アドレス空間の拡張がどのように行われ
るかを第３図を用いて説明する。

プログラム・セグメント・レジスタ（以後、ＰＳと称す
）に１００ＯＨ、プログラム・カウンタ（以後、ＰＣと
称す）に０が設定されていて８行目の命令を実行しよう
とした時、４本の外部レジスタと、各外部レジスタに接
続されている２段Ｆ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉｎ　
Ｆｉｒｓｔ　０ｕｔ）バッファには、それぞれ対応する
セグメント・レジスタと同じ値が設定されているものと
する（第３図（ａ））。

このことは、マイクロプロセッサのリセット時に、各セ
グメント・レジスタに設定される値と同じ値を各セグメ
ント・レジスタに対応する外部レジスタと各外部レジス
タに接続されている２段ＦＩＦＯバッファに設定するこ
とによって、これから説明するように以後プログラムの
動作中で各セグメント・レジスタの値が変わるたびに対
応する外部レジスタに同じ値を設定すれば実現すること
ができる。

８行目では、まず命令の読み出し前に、各外部レジスタ
に接続されている２段ＦＩＦＯバッファの最後尾の内容
を先頭へ１段移動させ、各２段ＦＩＦＯバッファの最後
尾に２段ＦＩＦＯバッファを接続している外部レジスタ
の内容を設定する。命令の読み出しのためにＰＳとＰＣ
で得られる２０ビットのアドレスを２４ビットのアドレ
スに変換する。変換したアドレスより命令を読み出し実
行する（第３図（ｂ））。

９行目では、データ０・セグメント・レジスタ（以後、
ＤＳＯと称す）を用いて３〜５行目で定義したデータセ
グメント内のデータを参照できるように、１０行目の命
令でＤＳＯの内容を変更するため、その新しいＤＳＯの
値をＤＳＯに対応する外部レジスタに設定する命令であ
る。８行目と同様にまず命令の読み出し前に、各２段Ｆ
ＩＦＯバッファの内容を変更する。命令の読み出しのた
め、ＰＳとＰＣで得られる２０ビットのアドレスを２４
ビットのアドレスに変換する。変換したアドレスより命
令を読み出し実行する。この時、命令の実行結果として
ＤＳＯに対応する外部レジスタに次の命令でＤＳＯに設
定する値と同じ値を設定する。よって、２０ビットのア
ドレスを２４ビットのアドレスに変換する際、もう１命
令だけは、ＤＳＯに現在と同じ値で設定されているもの
とみなして命令を実行することができる（第３図（ｃ）
）。

１０行目は、ＤＳＯの変更のための命令である。８行目
と同様に、まず命令の読み出し前に、各２段ＦＩＦＯバ
ッファの内容を変更する。命令の読み出しのため、ＰＳ
とＰＣで得られる２０ビットのアドレスを２４ビットの
アドレスに変換する。変換したアドレスより命令を読み
出し実行する。この時、命令の実行結果としてＤＳＯに
新しい値を設定する（第３図（ｄ））。

１１行目は、８行目と同様の処理を行う。

１２行目は、ＤＳＯのかわりにＰＳに対応する外部レジ
スタに対する処理である他は９行目と同様の処理を行う
。

１３行目は、ＤＳＯを用いたメモリの参照を行い、その
メモリの内容をＰＳとＰＣに設定することにより、新た
な命令格納場所へ分岐する命令である。よって、ＰＳと
ＰＣを用いた命令の読み出し、ＤＳＯを用いたデータの
参照、スタック・セグメント・レジスタ（以後、ＳＳと
称す）とスタ　゛ツク・ポインタ（以後、ＳＰと称す）
を用いたスタックへのレジスタの退避の際のメモリ参照
時に、それぞれ２０ビットのアドレスを２４ビットのア
ドレスに変換する（第３図（ｅ））。

１３行目の実行後、ＰＳとＰＣは１７行目の命令を格納
しているアドレスを指している。

１７〜１９行目は、１１〜１３行目と同様に、セグメン
ト・レジスタの変更を伴った命令のための記述例である
。

よって、各セグメント・レジスタに対応した外部レジス
タに接続されている２段ＦＩＦＯバッファの先頭には、
セグメント・レジスタと同じ値がいつも格納されており
、その値と、アドレス・バスから出力される２０ビット
のアドレスを用いて変換を行う（第１図（ｂ）ハ）こと
により、２４ビットのアドレス空間に拡張することがで
きる。

〔発明の効果〕

以上、本発明によれば、メモリへのアクセスごとに２０
ビットの実効アドレスを１６＋ｎビット（ｎは０以上の
値）の実効アドレスに変換する方式を提供することによ
り、セグメント・レジスタの内容に変更があるたびに、
各セグメント・レジスタに対応する外部レジスタの内容
も変更するだけで、マイクロプロセッサのアドレス空間
を拡張できるという効果がある。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は２４ビットのアドレス空間に
拡張する場合の本発明の一実施例のブロック図、及びア
ドレス拡張演算の例を示す図、第２図は本発明を実施し
たマイクロプロセッサμＰＤ７０１１６（ＮＥＣ製）に
よるプログラム例の図、第３図はメモリの参照ごとに行
われるアドレス空間の拡張方法を示す図である。

Claims (1)

【特許請求の範囲】
1. ４本の１６ビットのセグメント・レジスタのうちの１本
   の内容を２＾４倍した値であるセグメントのベース・ア
   ドレスとそのセグメント内のオフセット（１６ビット）
   との加算によって２０ビットの命令格納アドレスや命令
   実行中のメモリ参照時の実効アドレスである実効アドレ
   スを生成する手段を有したメモリ管理機能を持たないマ
   イクロプロセッサにおいて、前記実効アドレスの生成に
   使用したセグメント・レジスタの値を得る機能を有する
   外部セグメント・レジスタ部と、メモリの参照ごとにそ
   の外部セグメント・レジスタ部より得た値とアドレス・
   バスとの値より前記セグメントのベース・アドレスとそ
   のセグメント内のオフセットに分解し、前記セグメント
   ・レジスタの値を２＾ｎ倍（ｎは０以上の値）したのち
   そのセグメント内のオフセットを加算する機能を有する
   アドレス演算部により、アドレス空間を２０ビットから
   １６＋ｎビット（ｎは０以上の値）に変換する事を特徴
   とするマイクロプロセッサのアドレス空間拡張方式。