JPH01115127A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01115127A
JPH01115127A JP62274564A JP27456487A JPH01115127A JP H01115127 A JPH01115127 A JP H01115127A JP 62274564 A JP62274564 A JP 62274564A JP 27456487 A JP27456487 A JP 27456487A JP H01115127 A JPH01115127 A JP H01115127A
Authority
JP
Japan
Prior art keywords
semiconductor chip
section
frame
solder
peripheral side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62274564A
Other languages
English (en)
Inventor
Toshihiro Nakajima
中嶋　利廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62274564A priority Critical patent/JPH01115127A/ja
Publication of JPH01115127A publication Critical patent/JPH01115127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は両面メサ形半導体チップがフレームに半田付け
されてなる半導体装置に関するものである。
〔従来の技術〕
従来、中１カデバイスのトチイアツク、サイリスタ等の
半導体装置に使用される両面メサ形半導体チップは、裏
面にメタライズ部が形成され、このメタライズ部とフレ
ームとを半田付けすることによってフレーム上に固着さ
れていた。これを図によって説明すると、第２図は従来
の半導体装置を示す側断面図で、同図において、１は半
導体チップで、この半導体チップ１は表面に表面端子１
ａを有し、裏面にメタライズ部１ｂが形成されており、
かつ周側部にはメサ溝１Ｃが形成され、このメサ溝を覆
うようにガラスパッシベーション２が“汲けられている
。３はフレームで、このフレーム３は前記半導体チップ
１が固着されるダイパッド部３ａと、他の装置へ接続さ
れる外部端子部３ｂとから構成されている。４は前記フ
レーム３のダイパッド部３ａ上に半導体チップ１を固着
させるための半田、５は半導体チップ１の表面電極１ａ
とフレーム３の外部端子部３ｂとを接続するためのアル
ミワイヤで、超音波ボンディングによって接合されてい
る。６は封止用樹脂としてのエポキシ樹脂である。
このように構成された半導体装置を組立てるにハ、先ず
、フレーム３のダイパッド部３ａ上に半田片（図示せず
）を載置し、この半田片の上にメタライズ部１ｂが対応
するように半導体チップ１を載置させ、次いで、３００
℃〜４００℃に加熱された熱板上にフレーム３を移載さ
せ、半田片を溶融させることによってダイボンディング
する。しかる後、アルミワイヤ５をワイヤボンディング
し、エポキシ樹脂６により封止することによって組立て
が完了する。
なお、この半導体装置においては、半導体チップ１がフ
レーム３上に固着された際に、メタライズ部１ｂとダイ
パッド部３ａとの間の半田４の厚みが断続通電寿命サイ
クルの関係から３０μｍ以上になるよう定められている
。
また、この半導体装置に使用される半導体チップ１は、
ガラスパッシベーション２が施されたものの他ニ、ガラ
スパッシベーション２の代わりに８　ｉ（ｈ膜が形成さ
れたものもある。
〔発明が解決しようとする問題点〕 しかるに、このように構成された従来の半導体装置にお
いては、半田４の厚み寸法が小さくならないように半田
４の量を若干多くすると、第２図に示すように、半田４
が半導体チップ１のメサ溝１Ｃに泊ってはい上がるごと
く、盛シ上が１４ａが生じ、この盛シ上がＦ）４ａのた
めに半導体チップ１の信頼性が低下するという問題があ
った。また、この盛シ上がシのために半田を必要以上に
要し、このため製造コストが高くなっていた。
〔問題点を解決するための手段〕
本発明に係る半導体装置は、フレームにおける半導体チ
ップの裏面の周縁部より中心側であってパッシベーショ
ンおよびメタライズ部と対向する部位を、半導体チップ
の周側部と対向する部位より高く形成したものである。
〔作用〕
フレームにおける半導体チップの周側部と対向する部位
に余分な半田が流れ出し、半導体チップのメタライズ部
とフレームにおけるメタライズ部と対向する部位との間
に半田が保持される。
〔実施例〕
以下、その構成等を図に示す実施例により詳細に説明す
る。第１図は本発明に係る半導体装置を示す側断面図で
、同図において第２図で示した部材と同一もしくは同等
部材については同一符号を付し、ここにおいて詳細な説
明は省略する。同図において、１１は本発明の半導体装
置に使用されるフレームで、このフレーム１１は半導体
チップ１が固着されるダイパッド部１１ａと、他の装置
へ接続される外部端子部１１ｂとからなシ、このダイパ
ッド１１ａには、半導体チップ１の周側部に形成された
メサ溝１Ｃと対向する部位に凹部１１Ｃを形成すること
により、半導体チップの裏面の周縁部より中心側であっ
てパッシベーション２およびメタライズ部１ｂと対向す
る部位に凸部１１ｄが形成されている。すなわち、この
凸部１１ｄの上面は、半導体チップ１のメタライズ部１
ｂより大きく、かつ半導体チップ１の裏面全体より小さ
く形成されることになシ、凸部１１ｄの周縁部分は、半
導体チップ１の裏面に形成されたパッシベーション２と
対向することになる。また、この凸部１１ｄの高さ、換
言すれば凹部１１Ｃの深さはエツチング等により約５０
μｍ程度に形成されている。
とのフレーム１１を使用して半導体装置を組立てるには
、フレーム１１の凸部１１ｄ上に半田片（図示せず）を
載置し、この半田片上に半導体チップ１を載置させる。
次いで、半田片を溶融させてダイボンディングする。し
かる後、アルミワイヤ５をワイヤボンディングし、エポ
キシ樹脂６により封止することによって組立てが完了す
る。
したがって、半田片が溶融した際に、余分な半田は半導
体チップ１のメサ溝１Ｃに付着することす＜フレーム１
１の凹部１１Ｃに流れ、かつフレーム１１の凸部１１ｄ
上面は半導体チップ１のメタライズ部１ｄより大きく形
成されているから、凸部１１ｄが半導体チップ１の裏面
周側部に形成されたパッシベーション２の内側に嵌入す
ることもないので、メタライズ部１ｂと凸部１１ｄとの
間に半田が所定厚みをもって保持されることになる。
なお、本実施例ではサイリスタ、トライアック等の電力
用半導体装置について説明したが、ＭＯ５ＦＥＴ　、Ｉ
ＧＢＴ等の半導体装置であってもよく、上記実施例と同
等の効果が得られる。
〔発明の効果〕
以上説明したように本発明によれば、フレームにおける
半導体チップ裏面の周縁部より中心側であってパッシベ
ーションおよびメタライズ部と対向する部位を、半導体
チップの周側部と対向する部位より高く形成したため、
余分な半田が半導体チップの周側部に付着することなく
フレームにおける半導体チップの周側部と対向する部位
に流れかつ半導体チップのメタライズ部とフレームにお
けるメタライズ部と対向する部位との間に半田が保持さ
れることになる。したがって、半田が半導体チップの周
側部に沿ってはい上がるごとく盛り上がることがないの
で、この種半導体装置を多数個形成するにあたりフレー
ム毎に半田の塵υ上がシ量が異なるようなことがなく、
全ての半導体装置において半田の厚みを均等にすること
ができ、また、半田の量も半導体チップの裏面周縁部ま
で半田を付着させずに保持でき減らすことができるから
、精度および信頼性の高い半導体装置を安価に得ること
ができる。
【図面の簡単な説明】
第１図は本発明に係る半導体装置を示す側断面図、第２
図は従来の半導体装置を示す側断面図である。 １・・・拳半導体チップ、１ｂ・・・・メタライズ部、
２・・・・ガラスパッシベーション、４・・争・半田、
１１・・・ｅフレーム、１１ｄ・・・・凸部。

Claims (1)

    【特許請求の範囲】
  1. 　裏面にメタライズ部が形成され、周側部および裏面の
    周縁部とがパッシベーションされた両面メサ形半導体チ
    ップがフレーム上に半田付けされてなる半導体装置にお
    いて、前記フレームにおける半導体チップ裏面の周縁部
    より中心側であつてパッシベーションおよびメタライズ
    部と対向する部位を、半導体チップの周側部と対向する
    部位より高く形成したことを特徴とする半導体装置。
JP62274564A 1987-10-28 1987-10-28 半導体装置 Pending JPH01115127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62274564A JPH01115127A (ja) 1987-10-28 1987-10-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62274564A JPH01115127A (ja) 1987-10-28 1987-10-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH01115127A true JPH01115127A (ja) 1989-05-08

Family

ID=17543488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62274564A Pending JPH01115127A (ja) 1987-10-28 1987-10-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH01115127A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508614A (ja) * 1993-03-31 1996-09-10 シーメンス コンポーネンツ インコーポレイテッド 半導体チップを支持する台座を具備したリードフレーム
JP2004511926A (ja) * 2000-05-31 2004-04-15 ＠ポス　ドットコム　インコーポレイテッド セキュアな、暗号化ｐｉｎパッド
JP2004119944A (ja) * 2002-09-30 2004-04-15 Toyota Industries Corp 半導体モジュールおよび実装基板
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2007134395A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
US7235876B2 (en) * 2005-09-12 2007-06-26 Denso Corporation Semiconductor device having metallic plate with groove
JP2011223035A (ja) * 2011-07-25 2011-11-04 Toshiba Corp 半導体装置
EP2605278A1 (en) * 2011-12-15 2013-06-19 Nxp B.V. Lead Frame with Die Attach Bleeding Control Features
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508614A (ja) * 1993-03-31 1996-09-10 シーメンス コンポーネンツ インコーポレイテッド 半導体チップを支持する台座を具備したリードフレーム
JP2004511926A (ja) * 2000-05-31 2004-04-15 ＠ポス　ドットコム　インコーポレイテッド セキュアな、暗号化ｐｉｎパッド
JP2004119944A (ja) * 2002-09-30 2004-04-15 Toyota Industries Corp 半導体モジュールおよび実装基板
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
US7235876B2 (en) * 2005-09-12 2007-06-26 Denso Corporation Semiconductor device having metallic plate with groove
JP2007134395A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
JP2011223035A (ja) * 2011-07-25 2011-11-04 Toshiba Corp 半導体装置
EP2605278A1 (en) * 2011-12-15 2013-06-19 Nxp B.V. Lead Frame with Die Attach Bleeding Control Features
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置

Similar Documents

Publication Publication Date Title
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
US5016084A (en) Semiconductor device
JPH06244360A (ja) 半導体装置
JPH01115127A (ja) 半導体装置
JPS62202548A (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US3280383A (en) Electronic semiconductor device
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
US3471752A (en) Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing
JP2000077458A (ja) フリップチップ実装方法
JP2788011B2 (ja) 半導体集積回路装置
JPS63293963A (ja) 樹脂封止型半導体装置
JPH06241889A (ja) 半導体装置
JPH09223767A (ja) リードフレーム
JPH0451056B2 (ja)
JPS6218737A (ja) 半導体装置用セラミツクパツケ−ジ
JPS6155778B2 (ja)
JPH05235260A (ja) 半導体装置
JPH1155065A (ja) 固体素子デバイスの製造方法
JP2526534Y2 (ja) シヨツトキバリアダイオ−ド素子
JPH05335366A (ja) 半導体装置
JPH0553310B2 (ja)
JPH05275570A (ja) 半導体装置
JPS60246656A (ja) 半導体装置用パツケ−ジ