JPH01116867A - マルチプロセサによるアラーム収集処理方式 - Google Patents
マルチプロセサによるアラーム収集処理方式Info
- Publication number
- JPH01116867A JPH01116867A JP62275175A JP27517587A JPH01116867A JP H01116867 A JPH01116867 A JP H01116867A JP 62275175 A JP62275175 A JP 62275175A JP 27517587 A JP27517587 A JP 27517587A JP H01116867 A JPH01116867 A JP H01116867A
- Authority
- JP
- Japan
- Prior art keywords
- package
- microprocessor
- main processor
- packages
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 6
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はアラーム収集処理に関し、f!!!に連結され
た複数のパッケージにより構成される装喧のアラーム収
集処理に関する。
た複数のパッケージにより構成される装喧のアラーム収
集処理に関する。
(従来の技術)
従来、この種のアラーム収集処理方式は、各パッケージ
において発生するハイレベル、ま九はロウレベルのビッ
トパターンによって表わされる並列形式のアラームに対
して、次のような操作を行って実施してい念。
において発生するハイレベル、ま九はロウレベルのビッ
トパターンによって表わされる並列形式のアラームに対
して、次のような操作を行って実施してい念。
すなわち、tず並列形式のアラームに並列−直列変換を
行い、各パッケージからコントロール部に送信する。コ
ントロール部においては直列−並列変換を行い、これを
メインプロセサにより収集して処理した後、処理結果を
並列−直列変換して各パッケージに送信する。各パッケ
ージにおいては、直列−並列変換を行ってから各パッケ
ージのコントロールを行つ”ていた。
行い、各パッケージからコントロール部に送信する。コ
ントロール部においては直列−並列変換を行い、これを
メインプロセサにより収集して処理した後、処理結果を
並列−直列変換して各パッケージに送信する。各パッケ
ージにおいては、直列−並列変換を行ってから各パッケ
ージのコントロールを行つ”ていた。
(発明が解決しようとする問題点)
上述した従来のアラーム収集処理方式は、各パッケージ
において並列−直列変換、ならびに直列−並列変換を行
い、且つ、コントロール部において各パッケージに対し
てそれぞれ直列−並列変換、ならびに並列−直列変換を
行う方式が採用されているため、処理すべきアラーム。
において並列−直列変換、ならびに直列−並列変換を行
い、且つ、コントロール部において各パッケージに対し
てそれぞれ直列−並列変換、ならびに並列−直列変換を
行う方式が採用されているため、処理すべきアラーム。
またはパッケージの数量の増加に伴い、ハードウェア量
および各パッケージ管連結する布線が増加するとともに
、すべての処理tコントロール部のメインプロセサによ
り集中処理するために、メインプロセサの負荷が重くな
ると云う欠点がある。
および各パッケージ管連結する布線が増加するとともに
、すべての処理tコントロール部のメインプロセサによ
り集中処理するために、メインプロセサの負荷が重くな
ると云う欠点がある。
本発明の目的は、共通プログラムの書込まれた続出し専
用メモリとシリアルデータポートとtマイクロプロセサ
に内蔵し、このマイクロプロセサにRAMt−接続して
各パッケージを構成し、装置全体の制御を行うコントロ
ール部に各パッケージのマイクロプロセサをコントロー
ルするメインプロセサと、このメインプロセサに接続さ
れるシリアルデータポートとを設け、各パッケージのマ
イクロプロセサとコントロール部のメインプロセサとの
間をシリアルデータラインにより接続して通信すること
により上記欠点を除去し、メインプロセサの負荷が異常
に重くならないように構成したマルチプロセサによるア
ラーム収集処理方式を提供することにある。
用メモリとシリアルデータポートとtマイクロプロセサ
に内蔵し、このマイクロプロセサにRAMt−接続して
各パッケージを構成し、装置全体の制御を行うコントロ
ール部に各パッケージのマイクロプロセサをコントロー
ルするメインプロセサと、このメインプロセサに接続さ
れるシリアルデータポートとを設け、各パッケージのマ
イクロプロセサとコントロール部のメインプロセサとの
間をシリアルデータラインにより接続して通信すること
により上記欠点を除去し、メインプロセサの負荷が異常
に重くならないように構成したマルチプロセサによるア
ラーム収集処理方式を提供することにある。
(問題点を解決するための手段)
本発明によるマルチプロセサによるアラーム収集処理方
式は複数のパッケージと、コントロール部とを具備して
構成したものである。
式は複数のパッケージと、コントロール部とを具備して
構成したものである。
複数のパッケージはそれぞれ、共通プログラムの書込ま
れた読出し専用メモリおよびシリアルデータポートを内
蔵したマイクロプロセサと。
れた読出し専用メモリおよびシリアルデータポートを内
蔵したマイクロプロセサと。
このマイクロプロセサに接続されていてデータを格納す
るためのRA’Mとを備え、個々に独立してアラーム情
報を取得するためのものである。
るためのRA’Mとを備え、個々に独立してアラーム情
報を取得するためのものである。
コントロール部は、各パッケージに内蔵されたマイクロ
プロセサを制御するメインプロセサと、このメインプロ
セサに接続されていて、パッケージにより取得されたア
ラーム情報全受領するシリアルデータポートを備え%複
数のパッケージからのアラーム情報を収集して処理する
ためのものである。
プロセサを制御するメインプロセサと、このメインプロ
セサに接続されていて、パッケージにより取得されたア
ラーム情報全受領するシリアルデータポートを備え%複
数のパッケージからのアラーム情報を収集して処理する
ためのものである。
(実施例)
次に1本発明について図面を参照して説明する。
第1図は1本発明によるマルチプロセサによるアラーム
収集処理方式の一実施例を示すブロック図である。第1
図において、11〜13はパッケージ、2はマイクロプ
ロセサ、3は読出し専用メモリ、・4.8はそれぞれシ
リアルデータポート、5はRAM、6はコントロール部
、7はメインプロセサ、9はシリアルデータランである
。
収集処理方式の一実施例を示すブロック図である。第1
図において、11〜13はパッケージ、2はマイクロプ
ロセサ、3は読出し専用メモリ、・4.8はそれぞれシ
リアルデータポート、5はRAM、6はコントロール部
、7はメインプロセサ、9はシリアルデータランである
。
例えば、パッケージ11に実装されたマイクロプロセサ
2は、各パッケージ11〜13に共通するプログラムの
書込まれた胱出し専用メモリ3と、シリアルデータポー
ト4とを内蔵し。
2は、各パッケージ11〜13に共通するプログラムの
書込まれた胱出し専用メモリ3と、シリアルデータポー
ト4とを内蔵し。
RAM5に接続されている。コントロール部6に実装さ
れたメインプロセサ7は、シリアルデータポート8t−
介してシリアルデータライン9により各パッケージ11
〜13のマイクロプロセサ2に接続されていて通信を行
う。
れたメインプロセサ7は、シリアルデータポート8t−
介してシリアルデータライン9により各パッケージ11
〜13のマイクロプロセサ2に接続されていて通信を行
う。
パッケージ11に実装され九マイクロプロセサ2は、内
蔵゛された読出し専用メモリ3に書込まれた各パッケー
ジに共通するプログラムにより、リセット後に各パッケ
ージに特有の設定されたデータを読込み、コントロール
部6のメインプロセサ7と通信を行う。
蔵゛された読出し専用メモリ3に書込まれた各パッケー
ジに共通するプログラムにより、リセット後に各パッケ
ージに特有の設定されたデータを読込み、コントロール
部6のメインプロセサ7と通信を行う。
コントロール部6のメインプロセサ7は、各パッケージ
11〜13のマイクロプロセサ2に対し、各パッケージ
11〜13に特有のプログラムを送信する。パッケージ
11に実装されたマイクロプロセサ2は、受信したプロ
グラムkRAM5に書込み、以後、このプログラムによ
りパッケージll内での処理を行う。
11〜13のマイクロプロセサ2に対し、各パッケージ
11〜13に特有のプログラムを送信する。パッケージ
11に実装されたマイクロプロセサ2は、受信したプロ
グラムkRAM5に書込み、以後、このプログラムによ
りパッケージll内での処理を行う。
(発明の効果)
以上説明したように本発明は、共通プログラムの書込ま
れた続出し専用メモリとシリアルデータポートとtマイ
クロプロセサに内成し、このマイクロプロセサにRAM
を接続して各パツケージを構成し、装置全体の制御を行
うコントロール部に各パッケージのマイクロプロセサを
コントロールするメインプロセサと、このメインプロセ
サに接続されるシリアルデータポートとを設け、各パッ
ケージのマイクロプロセサとコントロール部のメインプ
ロセサとの間全シリアルデータラインにより接続して通
信することにより、ハードウェア41′に減少させると
ともに。
れた続出し専用メモリとシリアルデータポートとtマイ
クロプロセサに内成し、このマイクロプロセサにRAM
を接続して各パツケージを構成し、装置全体の制御を行
うコントロール部に各パッケージのマイクロプロセサを
コントロールするメインプロセサと、このメインプロセ
サに接続されるシリアルデータポートとを設け、各パッ
ケージのマイクロプロセサとコントロール部のメインプ
ロセサとの間全シリアルデータラインにより接続して通
信することにより、ハードウェア41′に減少させると
ともに。
各パッケージを連結する布線を減少させ、吾パッケージ
内の処理を各パッケージに実装されるマイクロプロセサ
に分散させることにより、コントロール部のメインプロ
セサの負荷を減少させ、且つ、各パッケージに実装され
るマイクロプロセサはいずれのパッケージに対しても共
通に使用できると云う効果がある。また、各パッケージ
に特有なプログラムは、コントロール部から送信される
ため、ソフトウェアをコントロール部により集中的に管
理することができると云う効果がある。
内の処理を各パッケージに実装されるマイクロプロセサ
に分散させることにより、コントロール部のメインプロ
セサの負荷を減少させ、且つ、各パッケージに実装され
るマイクロプロセサはいずれのパッケージに対しても共
通に使用できると云う効果がある。また、各パッケージ
に特有なプログラムは、コントロール部から送信される
ため、ソフトウェアをコントロール部により集中的に管
理することができると云う効果がある。
第1図は1本発明によるマルチプロセサによるアラーム
収集処理方式の一実施例を示すブロック図である。 11〜13・・・パッケージ 2・・・マイクロプロセサ 3・・・読出し専用メモリ 4.8・・・シリアルデータポート 5・・・RAM 6・・・コントロール部 7・・・メインプロセサ 9・・・シリアルデータライン 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 涛
収集処理方式の一実施例を示すブロック図である。 11〜13・・・パッケージ 2・・・マイクロプロセサ 3・・・読出し専用メモリ 4.8・・・シリアルデータポート 5・・・RAM 6・・・コントロール部 7・・・メインプロセサ 9・・・シリアルデータライン 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 涛
Claims (1)
- 共通プログラムの書込まれた読出し専用メモリおよびシ
リアルデータポートを内蔵したマイクロプロセサ、なら
び前記マイクロプロセサに接続されていてデータを格納
するRAMを備えアラーム情報を取得するための複数の
パッケージと、前記各パッケージに内蔵された前記マイ
クロプロセサを制御するメインプロセサ、ならびに前記
メインプロセサに接続されていて前記パッケージにより
取得されたアラーム情報を受領するシリアルデータポー
トを備え、前記複数のパッケージからの前記アラーム情
報を収集して処理するためのコントロール部とを具備し
て構成したことを特徴とするマルチプロセサによるアラ
ーム収集処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275175A JPH01116867A (ja) | 1987-10-30 | 1987-10-30 | マルチプロセサによるアラーム収集処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275175A JPH01116867A (ja) | 1987-10-30 | 1987-10-30 | マルチプロセサによるアラーム収集処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01116867A true JPH01116867A (ja) | 1989-05-09 |
Family
ID=17551713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275175A Pending JPH01116867A (ja) | 1987-10-30 | 1987-10-30 | マルチプロセサによるアラーム収集処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01116867A (ja) |
-
1987
- 1987-10-30 JP JP62275175A patent/JPH01116867A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753706B2 (ja) | 計算機におけるipl方法 | |
| EP0473273A1 (en) | System for communication between a computing device and peripheral devices | |
| JPH01116867A (ja) | マルチプロセサによるアラーム収集処理方式 | |
| JPS6184710A (ja) | 群管理システムにおけるncデ−タ転送方法 | |
| JPH03270535A (ja) | 集線装置 | |
| JP3403932B2 (ja) | データ入出力装置 | |
| JPS58182771A (ja) | 信号バスモニタ方式 | |
| JPH0114616B2 (ja) | ||
| JP2837522B2 (ja) | 入出力命令制御方式 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JP3092544B2 (ja) | 監視バスにおけるデータ伝送量制御方法及び監視対象パッケージ並びにcpuパッケージ | |
| JPS6243408Y2 (ja) | ||
| JPS61264405A (ja) | シ−ケンス制御装置 | |
| JPH02299004A (ja) | プログラマブルコントローラのモニタ方式 | |
| JPS59211161A (ja) | インタフエ−スram | |
| JPS62243039A (ja) | 分散制御式交換機のプロセツサ状態監視方式 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPH05260115A (ja) | パッケージ制御方式 | |
| JPS6245575B2 (ja) | ||
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPH02126351A (ja) | データ転送制御方法 | |
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPH0363749A (ja) | Scsiバス延長装置 | |
| JPH04100168A (ja) | マルチプロセッサシステム | |
| JPH03278262A (ja) | 情報処理装置 |