JPH02299004A - プログラマブルコントローラのモニタ方式 - Google Patents
プログラマブルコントローラのモニタ方式Info
- Publication number
- JPH02299004A JPH02299004A JP11948889A JP11948889A JPH02299004A JP H02299004 A JPH02299004 A JP H02299004A JP 11948889 A JP11948889 A JP 11948889A JP 11948889 A JP11948889 A JP 11948889A JP H02299004 A JPH02299004 A JP H02299004A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- input
- module
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はプログラマブルコントローラ(以下PCと称す
る)のモニタ方式に関するもので、とくにPCとモニタ
装置との通信方式に関する。
る)のモニタ方式に関するもので、とくにPCとモニタ
装置との通信方式に関する。
[従来の技術]
従来、PCとモニタ装置との間で通信を行ない、PCの
動作状態をモニタする場合、第3図に示すように、中央
処理装置(以下CPUと称する)ラック1と入出力(以
下I10と称する)ラック2とをI10バス3により接
続し、CPUラックlにCPUモジュール4と、通信モ
ジュール5とを設け、モニタ装置6と通信用モンユール
5との間で通信を行なっていた(例えば特開昭62−2
45308号公報)。
動作状態をモニタする場合、第3図に示すように、中央
処理装置(以下CPUと称する)ラック1と入出力(以
下I10と称する)ラック2とをI10バス3により接
続し、CPUラックlにCPUモジュール4と、通信モ
ジュール5とを設け、モニタ装置6と通信用モンユール
5との間で通信を行なっていた(例えば特開昭62−2
45308号公報)。
[発明が解決しようとする課題]
ところが、上記のような構成では、モニタ装置との通信
はPCのCPUが直接操作しているため、CPUがラダ
ー解読処理などの他の処理を行なう間の空き時間に行な
うため、他の処理をしている間はモニタ処理はされず、
モニタ装置の要求に速やかに応答できないという欠点が
あった。
はPCのCPUが直接操作しているため、CPUがラダ
ー解読処理などの他の処理を行なう間の空き時間に行な
うため、他の処理をしている間はモニタ処理はされず、
モニタ装置の要求に速やかに応答できないという欠点が
あった。
本発明は、モニタ処理をPCのCPUとは無関係に行な
うようにして処理速度を向上させることを目的とするも
のである。
うようにして処理速度を向上させることを目的とするも
のである。
[課題を解決するための手段]
本発明は、中央処理装置モジュールを備えた中央処理装
置ラックと、入出力ランクと、モニタ装置とを備え、前
記中央処理装置ラックと入出力ラックとを入出力バスに
よって接続したプログラマブルコントローラのモニタ装
置において、前記入出力バスに入出力データをモニタす
るモニタモジュールを接続するとともに、モニタモジュ
ールとモニタ装置とを接続し、モニタモジュールとモニ
タ装置との間で通信を行なうことを特徴とするプログラ
マブルコントローラのモニタ方式である。
置ラックと、入出力ランクと、モニタ装置とを備え、前
記中央処理装置ラックと入出力ラックとを入出力バスに
よって接続したプログラマブルコントローラのモニタ装
置において、前記入出力バスに入出力データをモニタす
るモニタモジュールを接続するとともに、モニタモジュ
ールとモニタ装置とを接続し、モニタモジュールとモニ
タ装置との間で通信を行なうことを特徴とするプログラ
マブルコントローラのモニタ方式である。
[作用]
CPUの入出力データはいずれもモニタモジュールに一
旦格納され、そのデータがモニタ装置にモニタ要求が出
され次第送られるので、CPUはモニタ処理を行なわず
に済み、CPUのラダー解読処理などの処理速度が向上
し、モニタ通信もCPUの空き時間を待つ必要がなく、
処理速度が向上する。
旦格納され、そのデータがモニタ装置にモニタ要求が出
され次第送られるので、CPUはモニタ処理を行なわず
に済み、CPUのラダー解読処理などの処理速度が向上
し、モニタ通信もCPUの空き時間を待つ必要がなく、
処理速度が向上する。
[実施例コ
本発明を図に示す実施例について説明する。
第1図は本発明の実施例を示すブロック図で、CPUラ
ック1とI10ラック2との間にI10バス3.3′を
介してモニタモジュール7が設けられており、CPUモ
ジュール4が行なうI10サービスデータを全てモニタ
モジュール7に一旦蓄え、モニタ装置6の要求するI1
0データを出力する。
ック1とI10ラック2との間にI10バス3.3′を
介してモニタモジュール7が設けられており、CPUモ
ジュール4が行なうI10サービスデータを全てモニタ
モジュール7に一旦蓄え、モニタ装置6の要求するI1
0データを出力する。
したがって、CPUラックlのCPUモジュール4のI
10サービス処理は、モニタモジュール7を介してI1
0ラック2の入力モジュール21および出力モジュール
22に対して行なわれる。
10サービス処理は、モニタモジュール7を介してI1
0ラック2の入力モジュール21および出力モジュール
22に対して行なわれる。
また、モニタ装置6からのモニタ要求は、モニタモジュ
ール7に対して行なわれる。
ール7に対して行なわれる。
つぎに、モニタモジュール7の構成例を第2図に示す。
I10バス3はコネクタ8を介し、データバス9にデー
タとI10選択信号を送るようにしである。データバス
9はコネクタIOを介し、I10バス3′に接続されて
いるとともに、入力データ用のFiFoメモリ11およ
び出力データ用のFiF。
タとI10選択信号を送るようにしである。データバス
9はコネクタIOを介し、I10バス3′に接続されて
いるとともに、入力データ用のFiFoメモリ11およ
び出力データ用のFiF。
メモリ12に接続されている。入力データ用FiF。
メモリ11および出力データ用FiFoメモリ12から
アドレス・データバス13が出ており、汎用マイクロプ
ロセッサ(以下MPUと称する)14と通信用の集積回
路(以下LSIと称する)15とを結ぶアドレス・デー
タバス16と接続されている。アドレス・データバス1
6には定期的にMPU14が入力データ用FiFoメモ
リ11および出力データ用FiFoメモリ12のデータ
を読み出すプログラム用のROM17とMPU14が読
み出したデータを格納するワーク用のRAM18が接続
されている。通信用LS115はコネクタ19を介しモ
ニタ装置6に接続されている。
アドレス・データバス13が出ており、汎用マイクロプ
ロセッサ(以下MPUと称する)14と通信用の集積回
路(以下LSIと称する)15とを結ぶアドレス・デー
タバス16と接続されている。アドレス・データバス1
6には定期的にMPU14が入力データ用FiFoメモ
リ11および出力データ用FiFoメモリ12のデータ
を読み出すプログラム用のROM17とMPU14が読
み出したデータを格納するワーク用のRAM18が接続
されている。通信用LS115はコネクタ19を介しモ
ニタ装置6に接続されている。
ここで動作を説明すると、まず、CPUモ/ニール4か
らI10ラック2の出力モジュール22に対してデータ
を出力する場合、出力データはI10バス3を介してモ
ニタモジュール7に入り、そのままモニタモジュール7
を通過して■10バス3°を通り、I10ラック2の出
力モジュールに書き込まれる。同時に、I10バス3上
のライト信号WRによりモニタモジュール7内のFiF
。
らI10ラック2の出力モジュール22に対してデータ
を出力する場合、出力データはI10バス3を介してモ
ニタモジュール7に入り、そのままモニタモジュール7
を通過して■10バス3°を通り、I10ラック2の出
力モジュールに書き込まれる。同時に、I10バス3上
のライト信号WRによりモニタモジュール7内のFiF
。
メモリ12にも書き込まれる。
I10ラック2の入力モジュール21からCPUモジュ
ール4ヘデータを入力する場合、このデ−夕は出力デー
タの場合と同様にI10バス3°を介し、モニタモジュ
ール7を通過してI10バス3を介し、CPUモジュー
ル4に読み込まれる。
ール4ヘデータを入力する場合、このデ−夕は出力デー
タの場合と同様にI10バス3°を介し、モニタモジュ
ール7を通過してI10バス3を介し、CPUモジュー
ル4に読み込まれる。
同時にこのデータはI10バス3上のリード信号RDに
より、モニタモジュール7内のFiFoメモリ11にも
書き込まれる。
より、モニタモジュール7内のFiFoメモリ11にも
書き込まれる。
このようにしてFiFoメモリItおよび12に書き込
まれたデータは、定期的にMPU l 4がFiFoメ
モリ11へのリード信号RDにより読み出し、モニタモ
ジュール7のRAM18に格納される。そして、モニタ
装置6からのモニタ要求が出されると、MPU+4はR
AM18からFiF。
まれたデータは、定期的にMPU l 4がFiFoメ
モリ11へのリード信号RDにより読み出し、モニタモ
ジュール7のRAM18に格納される。そして、モニタ
装置6からのモニタ要求が出されると、MPU+4はR
AM18からFiF。
メモリ12へのリード信号RDによりデータを読み出し
、通信用LSI15を経由してモニタ装置6に伝送する
。
、通信用LSI15を経由してモニタ装置6に伝送する
。
このように、CPUの入出力データはいずれもモニタモ
ジュール内に一旦格納され、そのデータがモニタ要求が
出され次第、モニタ装置に送られるので、CPUはモニ
タ処理を行なわずに済む。
ジュール内に一旦格納され、そのデータがモニタ要求が
出され次第、モニタ装置に送られるので、CPUはモニ
タ処理を行なわずに済む。
[発明の効果コ
以上のように、本発明によれば、PCのCPUはモニタ
処理を行なわずに済み、CPUのラダー解読処理などの
処理速度が速くなるとともに、モニタ処理はモニタ装置
とモニタモジュールとの間で独立して行なわれるため、
モニタ装置がモニタ要求を出してからの応答が早(なる
などの効果がある。
処理を行なわずに済み、CPUのラダー解読処理などの
処理速度が速くなるとともに、モニタ処理はモニタ装置
とモニタモジュールとの間で独立して行なわれるため、
モニタ装置がモニタ要求を出してからの応答が早(なる
などの効果がある。
第1図は本発明の実施例を示すブロック図、第2図はモ
ニタモジュールの構成を示すブロック図、第3図は従来
例を示すブロック図である。 1・・・CPUラック、2・・・I10ラック、3.3
゜・・・I10バス、4・・・CPUモジュール、5・
・・通信モジュール、6・・・モニタ装置、7・・・モ
ニタモジュール、9・・・データバス、11・・・入力
用FiFoメモリ、12・・・出力用FiFoメモリ、
13.16・・・アドレス・データバス、14・・汎用
マイクロプロセッサ(MPU) 、l 5・・・通信用
LSI、+7・・プログラム用ROM、18・・・ワー
ク用RAM、21・・・入力モジュール、22・・出力
モジュール第1図 第3図
ニタモジュールの構成を示すブロック図、第3図は従来
例を示すブロック図である。 1・・・CPUラック、2・・・I10ラック、3.3
゜・・・I10バス、4・・・CPUモジュール、5・
・・通信モジュール、6・・・モニタ装置、7・・・モ
ニタモジュール、9・・・データバス、11・・・入力
用FiFoメモリ、12・・・出力用FiFoメモリ、
13.16・・・アドレス・データバス、14・・汎用
マイクロプロセッサ(MPU) 、l 5・・・通信用
LSI、+7・・プログラム用ROM、18・・・ワー
ク用RAM、21・・・入力モジュール、22・・出力
モジュール第1図 第3図
Claims (1)
- 【特許請求の範囲】 1、中央処理装置モジュールを備えた中央処理装置ラッ
クと、入出力ラックと、モニタ装置とを備え、前記中央
処理装置ラックと入出力ラックとを入出力バスによって
接続したプログラマブルコントローラのモニタ方式にお
いて、前記入出力バスに入出力データをモニタするモニ
タモジュールを接続するとともに、モニタモジュールと
モニタ装置とを接続し、モニタモジュールとモニタ装置
との間で通信を行なうことを特徴とするプログラマブル
コントローラのモニタ方式。 2、前記モニタモジュールが、前記入出力バスのライト
信号によりデータを読み込む出力データ用のメモリと、
前記入出力バスのリード信号によりデータを読み込む入
力データ用のメモリと、前記入力データ用メモリおよび
出力データ用メモリのデータをそれぞれ読み込む汎用マ
イクロプロセッサと、プログラム用ROMと、前記プロ
グラム用ROMのプログラムにしたがって前記汎用マイ
クロプロセッサが読み出したデータを格納するワーク用
RAMと、前記ワーク用RAMに接続されるとともに前
記モニタ装置に接続された通信用集積回路とを備え、前
記モニタ装置からのモニタ要求により、前記汎用マイク
ロプロセッサが前記ワーク用RAMからデータを前記通
信用集積回路に伝達するようにした請求項1記載のプロ
グラマブルコントローラのモニタ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11948889A JPH02299004A (ja) | 1989-05-12 | 1989-05-12 | プログラマブルコントローラのモニタ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11948889A JPH02299004A (ja) | 1989-05-12 | 1989-05-12 | プログラマブルコントローラのモニタ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02299004A true JPH02299004A (ja) | 1990-12-11 |
Family
ID=14762513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11948889A Pending JPH02299004A (ja) | 1989-05-12 | 1989-05-12 | プログラマブルコントローラのモニタ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02299004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019020822A (ja) * | 2017-07-12 | 2019-02-07 | 株式会社日立産機システム | プログラマブルコントローラ |
-
1989
- 1989-05-12 JP JP11948889A patent/JPH02299004A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019020822A (ja) * | 2017-07-12 | 2019-02-07 | 株式会社日立産機システム | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH02299004A (ja) | プログラマブルコントローラのモニタ方式 | |
| JPS6184710A (ja) | 群管理システムにおけるncデ−タ転送方法 | |
| KR100949168B1 (ko) | 제어기 | |
| JP2543887B2 (ja) | 回線制御装置 | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0937000A (ja) | プリンタ | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPH03260751A (ja) | 16ビットバスプロセッサの32ビット入出力装置制御方法 | |
| JPS6339237A (ja) | 回線トレ−ス制御方式 | |
| JPH0625932U (ja) | 並列処理用cpu基板 | |
| JP2002244857A (ja) | 制御装置 | |
| JPH03225551A (ja) | 入出力装置アクセス制御方式 | |
| JPH0511339B2 (ja) | ||
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JPH04352058A (ja) | Dma高速データ転送制御方式 | |
| JPH02278452A (ja) | 伝送用バッファメモリの管理方法 | |
| JPH01184569A (ja) | データ伝送装置 | |
| JPS5953929A (ja) | デ−タ転送装置 | |
| KR19990058631A (ko) | 디엠에이 콘트롤러 | |
| JPS6336401A (ja) | プロセス制御装置 | |
| JPS616754A (ja) | ダイレクト・メモリ・アクセス転送方式 |