JPH01117660A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH01117660A JPH01117660A JP62274873A JP27487387A JPH01117660A JP H01117660 A JPH01117660 A JP H01117660A JP 62274873 A JP62274873 A JP 62274873A JP 27487387 A JP27487387 A JP 27487387A JP H01117660 A JPH01117660 A JP H01117660A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mosfet
- fet
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイソチングレギヱレータやDC−DCコン
バータ等の構成要素をなす整流ダイオードの替わりに使
用するMOSFET (MO3形電界効果トランジスタ
)を使用した整流回路に関する。
バータ等の構成要素をなす整流ダイオードの替わりに使
用するMOSFET (MO3形電界効果トランジスタ
)を使用した整流回路に関する。
従来より、MOS F ETは整流ダイオードの替わり
に使用されている。特に、ゲート入力エネルギーが小さ
くてもよく、電圧降下も小さいので広く使用されている
。
に使用されている。特に、ゲート入力エネルギーが小さ
くてもよく、電圧降下も小さいので広く使用されている
。
MOS F ETを整流ダイオードとして使用した例を
第2図に示す6図において、Tはトランスであり、FE
TIはMOS F ETであり、半波整流回路として動
作する。FET2はMOS F ETであり、フライホ
イールダイオードとして動作する。
第2図に示す6図において、Tはトランスであり、FE
TIはMOS F ETであり、半波整流回路として動
作する。FET2はMOS F ETであり、フライホ
イールダイオードとして動作する。
Lはインダクタンス、Cは平滑用のコンデンサである。
第2図に示す整流回路のトランスの一次側に、第3図に
示すような波形を入力する0期間TaではFET1が導
通し、期間TbではFETIは遮断されるが、FET2
はフライホイールダイオードとして導通する。しかし、
期間TcもFET2が導通してフライホイールダイオー
ドとして動作することが望ましいが、ゲート電圧がOで
あり、FETは導通することができない。
示すような波形を入力する0期間TaではFET1が導
通し、期間TbではFETIは遮断されるが、FET2
はフライホイールダイオードとして導通する。しかし、
期間TcもFET2が導通してフライホイールダイオー
ドとして動作することが望ましいが、ゲート電圧がOで
あり、FETは導通することができない。
このように、MOSFETを整流ダイオードとして使用
するときは、必要に応じて、ゲート入力をソース・ドレ
イン間が導通するように制御する必要があり、本来整流
ダイオードとして単純に使用することが困難である。
するときは、必要に応じて、ゲート入力をソース・ドレ
イン間が導通するように制御する必要があり、本来整流
ダイオードとして単純に使用することが困難である。
本発明の目的は上記問題点を解決し、ドレイン・ソース
間の電圧だけに基づいて動作するMOSFET回路を提
供することにある。
間の電圧だけに基づいて動作するMOSFET回路を提
供することにある。
本発明では上記の問題点を解決するために、MOS F
ETを有する2端子の整流回路において、 該2端子の電圧を検出する比較回路を具備し、前記MO
S F ETのゲート端子に前記比較回路の出力を直接
、または電圧増幅回路あるいは電流増幅回路を介して接
続したことを特徴とする整流回路が、 提供される。
ETを有する2端子の整流回路において、 該2端子の電圧を検出する比較回路を具備し、前記MO
S F ETのゲート端子に前記比較回路の出力を直接
、または電圧増幅回路あるいは電流増幅回路を介して接
続したことを特徴とする整流回路が、 提供される。
ドレイン端子がソース端子に比較して高電圧のときは比
較回路の出力はロウレベルとなり、MOSFETをオフ
の状態にする。
較回路の出力はロウレベルとなり、MOSFETをオフ
の状態にする。
逆にドレイン端子がソース端子より低電圧のときは、比
較回路の出力はハイレベルになり、MOSFETは導通
状態になり、ソース端子からドレイン端子に向けて電流
を流すことができる。
較回路の出力はハイレベルになり、MOSFETは導通
状態になり、ソース端子からドレイン端子に向けて電流
を流すことができる。
従って、MOSFETのドレイン端子とソース端子を、
それぞれ通常のダイオードのカソード端子とアノード端
子とみなすことができ、MOSFET回路が単純なダイ
オードとして動作する。
それぞれ通常のダイオードのカソード端子とアノード端
子とみなすことができ、MOSFET回路が単純なダイ
オードとして動作する。
以下、本発明の一実施例を図面に基づいて説明する。
第1図に本発明の一実施例の整流ダイオードとしてのM
OSFET回路を示す。図において、COmは比較回路
であり、端子1と端子2の間の極性を検出する。比較回
路Comには通常極性の異なる電圧+■と一■が必要で
ある。TRIはNPNトランジスタであり、TR2はP
NP )ランジスタであり、比較回路Comの出力を増
幅する電流増幅作用を行う。これは主にMOSFETの
入力容量が大きいときに、ゲート信号の立ち上がりを早
くして、MOS F ETの動作を高速にするためであ
る。FETはMOS F ETであり、ゲートはトラン
ジスタTRIのエミッタとトランジスタTR2のエミッ
タに接続されている。
OSFET回路を示す。図において、COmは比較回路
であり、端子1と端子2の間の極性を検出する。比較回
路Comには通常極性の異なる電圧+■と一■が必要で
ある。TRIはNPNトランジスタであり、TR2はP
NP )ランジスタであり、比較回路Comの出力を増
幅する電流増幅作用を行う。これは主にMOSFETの
入力容量が大きいときに、ゲート信号の立ち上がりを早
くして、MOS F ETの動作を高速にするためであ
る。FETはMOS F ETであり、ゲートはトラン
ジスタTRIのエミッタとトランジスタTR2のエミッ
タに接続されている。
次にこの回路の動作について述べる。端子2側が端子1
側より高電圧のとき、比較回路Comの出力は、−側の
入力端子が+側の端子より低くなり、出力はハイレベル
になり、その出力はトランジスタTRIとトランジスタ
TR2で構成される電流増幅器によって、正電圧として
MOS F ET(FET)のゲートに加えられる。従
って、FETは導通状態になり、端子2から端子1へ電
流が流れる。
側より高電圧のとき、比較回路Comの出力は、−側の
入力端子が+側の端子より低くなり、出力はハイレベル
になり、その出力はトランジスタTRIとトランジスタ
TR2で構成される電流増幅器によって、正電圧として
MOS F ET(FET)のゲートに加えられる。従
って、FETは導通状態になり、端子2から端子1へ電
流が流れる。
逆に、端子2側が端子1側より低電圧のとき、比較回路
Comの出力はロウレベルとなり、FETのゲートには
、負の電圧が与えられ、FETはオフ状態になる。
Comの出力はロウレベルとなり、FETのゲートには
、負の電圧が与えられ、FETはオフ状態になる。
この結果、図のMOS F ET回路は端子2をアノー
ド、端子1をカソードとするダイオードと等価な回路に
なり、ゲートの入力電圧を、考慮する必要はなくなる。
ド、端子1をカソードとするダイオードと等価な回路に
なり、ゲートの入力電圧を、考慮する必要はなくなる。
一方MOSFETのオン時の抵抗Ronは0゜02オ一
ム/200V程度であり、IOAの電流に対して、電圧
降下は0.2v程度である。一般のショットキーダイオ
ードでも定格電流で電圧降下は0.55V程度、通常の
ダイオードでは0゜7V程度であるので、このMOS
F ET回路は電圧降下が低く、電力損失も小さく、一
般の整流ダイオードとして有用である。
ム/200V程度であり、IOAの電流に対して、電圧
降下は0.2v程度である。一般のショットキーダイオ
ードでも定格電流で電圧降下は0.55V程度、通常の
ダイオードでは0゜7V程度であるので、このMOS
F ET回路は電圧降下が低く、電力損失も小さく、一
般の整流ダイオードとして有用である。
上記の説明では、比較回路Comの出力にトランジスタ
の電流増幅器を設けたが、MOSFETのゲートの入力
容量が小さいときは、比較回路の出力をゲートに直接結
合することができる。また、電流増幅でなく電圧増幅器
を使用することも可能である。これらは、比較回路Co
mの出力電流、MOS F ETの入力容量等によって
、設計的に決められる。
の電流増幅器を設けたが、MOSFETのゲートの入力
容量が小さいときは、比較回路の出力をゲートに直接結
合することができる。また、電流増幅でなく電圧増幅器
を使用することも可能である。これらは、比較回路Co
mの出力電流、MOS F ETの入力容量等によって
、設計的に決められる。
さらに、第1図に示す回路素子を1個のウェーハ上に作
り、部品的にも整流ダイオードと同様に取扱い、動作速
度を向上させることもできる。
り、部品的にも整流ダイオードと同様に取扱い、動作速
度を向上させることもできる。
以上説明したように本発明では、MOS F ETと比
較回路を使用して、MOS F ETの両端の電圧を検
出してMOS F ETを整流ダイオードと同じように
動作させるように構成したので、ゲートの入力信号を考
慮することなく、電圧降下の低い等価ダイオードを得る
ことができ、電源の整流損失を減少させることができる
。
較回路を使用して、MOS F ETの両端の電圧を検
出してMOS F ETを整流ダイオードと同じように
動作させるように構成したので、ゲートの入力信号を考
慮することなく、電圧降下の低い等価ダイオードを得る
ことができ、電源の整流損失を減少させることができる
。
第1図は本発明の一実施例の整流ダイオードとしてのM
OS F ET回路を示す図、第2図は従来のMOS
F ETを整流ダイオードとして使用した例を示す図、 第3図は従来のMOS F ET回路に与える入力信号
の例を示す図である。 Co m−・−・−・−・比較回路 FET・−−−一−−・−・−・MOSFETTRI・
・−・−−−−−−−−)ランジスタTR2・−・−一
−−−・−トランジスタ特許出願人 ファナック株式会
社 代理人 弁理士 服部毅巖 第1図 ど1 第2図
OS F ET回路を示す図、第2図は従来のMOS
F ETを整流ダイオードとして使用した例を示す図、 第3図は従来のMOS F ET回路に与える入力信号
の例を示す図である。 Co m−・−・−・−・比較回路 FET・−−−一−−・−・−・MOSFETTRI・
・−・−−−−−−−−)ランジスタTR2・−・−一
−−−・−トランジスタ特許出願人 ファナック株式会
社 代理人 弁理士 服部毅巖 第1図 ど1 第2図
Claims (1)
- (1)MOSFETを有する2端子の整流回路において
、 該2端子の電圧を検出する比較回路を具備し、前記MO
SFETのゲート端子に前記比較回路の出力を直接、ま
たは電圧増幅回路あるいは電流増幅回路を介して接続し
たことを特徴とする整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274873A JPH01117660A (ja) | 1987-10-30 | 1987-10-30 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274873A JPH01117660A (ja) | 1987-10-30 | 1987-10-30 | 整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117660A true JPH01117660A (ja) | 1989-05-10 |
Family
ID=17547748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62274873A Pending JPH01117660A (ja) | 1987-10-30 | 1987-10-30 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117660A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1057247A4 (en) * | 1998-01-20 | 2002-04-17 | Bytecraft Pty Ltd | AC POWER CONVERTER |
| JP2008193282A (ja) * | 2007-02-02 | 2008-08-21 | Mitsubishi Electric Corp | 整流装置 |
| JP2009194791A (ja) * | 2008-02-18 | 2009-08-27 | Mitsubishi Electric Corp | 一方向導通装置 |
| CN103391082A (zh) * | 2013-07-08 | 2013-11-13 | 辉芒微电子(深圳)有限公司 | 低阈值电压二极管的替代电路 |
-
1987
- 1987-10-30 JP JP62274873A patent/JPH01117660A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1057247A4 (en) * | 1998-01-20 | 2002-04-17 | Bytecraft Pty Ltd | AC POWER CONVERTER |
| JP2008193282A (ja) * | 2007-02-02 | 2008-08-21 | Mitsubishi Electric Corp | 整流装置 |
| JP2009194791A (ja) * | 2008-02-18 | 2009-08-27 | Mitsubishi Electric Corp | 一方向導通装置 |
| CN103391082A (zh) * | 2013-07-08 | 2013-11-13 | 辉芒微电子(深圳)有限公司 | 低阈值电压二极管的替代电路 |
| CN103391082B (zh) * | 2013-07-08 | 2016-03-02 | 辉芒微电子(深圳)有限公司 | 低阈值电压二极管的替代电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
| US20150117076A1 (en) | Synchronous rectification circuit adapted to electronic transformer and switching power supply thereof | |
| US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
| US7030680B2 (en) | On chip power supply | |
| TWI242928B (en) | Electronic circuit using normally-on junction field effect transistor | |
| US10250157B2 (en) | Synchronous rectification circuit and switching power supply thereof | |
| WO2006033755A2 (en) | Cascoded rectifier | |
| US9568505B2 (en) | Semiconductor device | |
| JPH01117660A (ja) | 整流回路 | |
| CN102157926A (zh) | 限压保护电路 | |
| JPH0686355U (ja) | 相補型金属−酸化物半導体デバイス | |
| CN100474749C (zh) | Dc/dc变换器同步整流箝位驱动电路 | |
| US6396333B2 (en) | Circuit for synchronous rectification with minimal reverse recovery losses | |
| JP3262515B2 (ja) | 電気回路 | |
| JP2001251846A (ja) | 電力用半導体装置 | |
| JP2002051543A (ja) | リンギングチョークコンバータ | |
| JP3730354B2 (ja) | 非可制御スイッチング手段 | |
| US20040217752A1 (en) | Flyback power supply device and control method thereof | |
| JP3396605B2 (ja) | 同期整流回路の制限回路 | |
| JPH06303769A (ja) | 降圧チョッパ型スイッチング電源 | |
| JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
| JPH0644396U (ja) | 整流器 | |
| JP3103349B2 (ja) | 整流器及び電源装置 | |
| JP2560365Y2 (ja) | ブリッジ接続mosfet負荷電力制御回路 | |
| JPH0518286U (ja) | スイツチングレギユレータ |