JPH0686355U - 相補型金属−酸化物半導体デバイス - Google Patents

相補型金属−酸化物半導体デバイス

Info

Publication number
JPH0686355U
JPH0686355U JP036605U JP3660593U JPH0686355U JP H0686355 U JPH0686355 U JP H0686355U JP 036605 U JP036605 U JP 036605U JP 3660593 U JP3660593 U JP 3660593U JP H0686355 U JPH0686355 U JP H0686355U
Authority
JP
Japan
Prior art keywords
transistor
diode
input terminal
full
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP036605U
Other languages
English (en)
Inventor
エル セイド メレイス ハナフィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0686355U publication Critical patent/JPH0686355U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/858—Complementary IGFETs, e.g. CMOS comprising a P-type well but not an N-type well

Landscapes

  • Rectifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本考案は、相補型ＣＭＯＳ技術を用いた集積
回路デバイスに形成された全波整流器に関し、特に、従
来実現が困難であったＣＭＯＳ全波整流器を提供するこ
とを目的とする。 【構成】 本件考案は、通常全波整流器に用いられる４
個のダイオードのうちの２個をＮＭＯＳトランジスタで
置き換え、当該トランジスタがダイオードスイッチとし
て機能するように接続して動作させることを特徴とし、
寄生トランジスタに起因する接地への短絡電流の問題を
解消することで、集積回路デバイスに形成された全波整
流器を提供することが可能となる。

Description

【考案の詳細な説明】
【０００１】
【本考案の分野】
本考案は相補型金属−酸化物−半導体（ＣＭＯＳ）技術を用いた集積回路（Ｉ Ｃ）デバイスに形成された全波整流器に係る。
【０００２】
【本考案の背景】
ＣＭＯＳ全波整流器は実現が困難である。その理由は従来全波整流器を規定す るために用いられたダイオードは、寄生トランジスタ動作を通して、チップ基板 を通して、接地への短絡電流を流し、回路機能を妨げる働きがあるからである。
【０００３】
【本考案の簡単な記述】
基板を通した接地への短絡電流の問題は、通常全波整流に用いられる４個のダ イオードの２個をＮＭＯＳトランジスタで置き換え、２個のトランジスタが“ダ イオード”ターン・オン及びターン・オフとして機能するように、それらを接続 及び動作させることにより避けられる。実施例において、トランジスタのゲート 電極はパワー源間に接続され、基板は電気的に浮いたままに保たれ、“ダイオー ド”の“ソース”は負荷への接続のため、相互接続される。
【０００４】
【詳細な記述】
図１は従来技術の全波整流器の概略回路ダイアグラム１０を示す。ダイアグラ ムはノード１６、１７、１８及び１９間に接続された４個のダイオード１１、１ ２、１３及び１４の通常のブリッジ構成を示す。負荷抵抗２０がノード１６及び １８間に接続される。信号源２１がノード１７及び１９間に接続される。従来技 術の全波整流器の動作については、よく知られており、ここではこれ以上議論し ない。
【０００５】 そのような動作は、ＣＭＯＳ ＩＣチップでは現在実現することができない。 この理由について、図２に関連して述べる。図２はＣＭＯＳ ＩＣチップの一部 の断面を示す。チップは表面５１に隣接した二つのＰ形及び二つのＮ形拡散領域 を有する電圧ＶDDに保たれたＮ形基板５０を有し、Ｎ形領域はＰ−タブ５２中に 形成されている。拡散領域は、図１中に示されたようなダイオードを規定し、図 のような極性にある。
【０００６】 図２の構造は寄生ＮＰＮトランジスタ６０及び６３が存在するため、全波整流 器としては動作させられない。たとえばダイオード１３が順方向バイアスされた 時、電流は（負荷）抵抗２０ではなく基本的には基板を通ってトランジスタ６０ 中に流れ全波整流を妨げる。同様のトランジスタ動作は、ダイオード１４が寄生 トランジスタ６３を経て順方向にバイアスされた時起る。
【０００７】 図３はＣＭＯＳ技術に改良できる全波整流器７０の概略図を示す。図３のダイ オード７１及び７２はそれぞれ図１のダイオード１１及び１２に対応し、トラン ジスタ７３及び７４はダイオード１４及び１３に対応する。信号源７８は図１の 信号源２１に対応する。
【０００８】 図１のノード１６、１７、１８及び１９はそれぞれ図３のノード８２、８３、 ８４及び８５に対応する。トランジスタ７４のゲート電極は、ノード８５に接続 され、トランジスタ７３のゲート電極は、ノード８３に接続されていることに注 意すべきである。トランジスタ７３及び７４のソースは、対照的にそれぞれノー ド８５及び８３に接続され、ドレインはノード８４に接続されている。ノード８ ３及び８５は回路の入力端子と考えられ、ノード８２及び８４は出力端子と考え られる。
【０００９】 図４は図３の回路を改良したＩＣの一部の断面を示す。この部分はＮ形基板か ら成り、その中に二つのＰ−タブ領域１０１及び１０２が形成されている。Ｎ＋ 形拡散領域１０４、１０５、１０６、１０７は、それぞれそれらの間に、図３の トランジスタ７４及び７３を規定する。
【００１０】 各種の領域は図３に概略的に示されるように、相互接続されている。たとえば 、領域１０５及び１０６は、負荷抵抗９０に接続するため、ノード８４で電気的 に相互接続されている（図３）。図２のトランジスタ６０及び６３の動作と等価 な寄生動作をする寄生トランジスタは存在しない。
【００１１】 動作中、ノード８５が信号源７８により、正に駆動された時、電流はダイオー ド７１を通って、負荷９０に流れる。また、トランジスタ７４はゲート・オンさ れ、そのため電流はトランジスタを通って信号源７８に流れる。トランジスタ７ ３には電流は流れない。ノード８３が正に駆動された時、トランジスタ７３はゲ ート・オンされる。その結果、電流はトランジスタ７３及びダイオード７２を経 て、負荷９０中に流れる。このようにして、全波整流が実現される。 チップ基板を通して電流を流す図１及び図２の装置における寄生トランジスタ動 作は、動作の各周期の適当な位相において、ゲート・オフされたトランジスタを 用いることにより避けられる。
【００１２】 動作はＡＣ源及び負荷間の別の完全な電流路を形成すると考えてよい。各完全 な電流路は、ソース及び負荷間に、第１または第２の部分を添加することにより 、形成される。この場合、各部分はダイオード及びトランジスタを含み、それぞ れが即座には使用されないダイオードを含む第１または第２の部分の反対の側に あるトランジスタのみのゲートを駆動させるのに適している。
【図面の簡単な説明】
【図１】従来技術の全波整流器の回路構成図である。
【図２】図１中の回路構成を示すＣＭＯＳチップの一部
の断面図である。
【図３】本考案に従う全波整流器の回路構成図である。
【図４】図３の回路構成を示すＣＭＯＳチップの一部の
断面図である。
【符号の説明】
第１の入力端子・・・・・８５、 第２の入力端子・・・・・８３、負荷・・・・・９０、 第１の出力端子・・・・・８４、 第２の出力端子・・・・・８２、 第１のダイオード・・・・・７２、 第２のダイオード・・・・・７１、 第１のトランジスタ・・・・・７３、 第２のトランジスタ・・・・・７４、 第１の伝導形・・・・・Ｎ、第２の伝導形・・・・・Ｐ、 第１のタブ・・・・・１０２、第２のタブ・・・・・１０１、 表面領域・・・・・１０６−１０７；１０４−１０５、 領域・・・・・７１、７２。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年８月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】実用新案登録請求の範囲
【補正方法】変更
【補正内容】
【実用新案登録請求の範囲】

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ＡＣ源への接続のための第１（たとえば
    ８５）及び第２（たとえば８３）の入力端子と、負荷
    （たとえば９０）への整流された出力を供給するための
    第１（たとえば８４）及び第２（たとえば８２）の出力
    端子と、第１（たとえば７２）及び第２（たとえば７
    １）のダイオードと、第１（たとえば７３）及び第２
    （たとえば７４）のトランジスタと、前記第１（たとえ
    ば８５）の入力端子から、前記第１（たとえば７３）の
    トランジスタを経て、前記第１（たとえば８４）の出力
    端子へ延びる第１の導電路と、前記第２（たとえば８
    ３）の入力端子から前記第１（たとえば７２）のダイオ
    ードを経て、前記第２（たとえば８２）出力端子へ延び
    る第２の導電路と、前記第２（たとえば８３）の入力端
    子から前記第２（たとえば７４）のトランジスタを通っ
    て、前記第１（たとえば８４）の出力端子まで延びる第
    ３の導電路と、前記第１（たとえば８５）の入力端子か
    ら、前記第２（たとえば７１）のダイオードを通って、
    前記第２（たとえば８２）の出力端子に延びる第４の導
    電路とを含み、前記第１のトランジスタ（たとえば７
    ３）のゲートは前記第２（たとえば８３）の入力端子に
    接続され、第２（たとえば７４）のトランジスタのゲー
    トは、第１（たとえば８５）の入力端子に接続され、前
    記第１及び第２のダイオードはＡＣ信号の相対する位相
    中、導電性となるような極性であることを特徴とする相
    補型金属−酸化物半導体デバイス。
  2. 【請求項２】 請求項１に記載された半導体デバイスに
    おいて、前記デバイスは第１（たとえばＮ）の伝導形の
    半導体基板を含み前記基板は第２（たとえばＰ）の伝導
    形の第１（たとえば１０２）及び第２（たとえば１０
    １）のタブを含み、前記第１及び第２のタブの各々は前
    記第１（たとえば７３）及び第２（たとえば７４）のト
    ランジスタをそれぞれ間に規定する第１（たとえばＮ）
    の伝導形の空間的に分離された表面領域（たとえば、そ
    れぞれ１０６−１０７および１０４−１０５）を含み、
    前記基板はまた後側をあわせて相互接続された前記第１
    （たとえば７２）及び第２（たとえば７１）のダイオー
    ドを規定する第２（たとえばＰ）の伝導形の空間的に分
    離された領域（たとえば７１、７２）を含むことを特徴
    とする相補型金属−酸化物半導体デバイス。
JP036605U 1983-08-08 1993-07-05 相補型金属−酸化物半導体デバイス Pending JPH0686355U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US521059 1983-08-08
US06/521,059 USH64H (en) 1983-08-08 1983-08-08 Full-wave rectifier for CMOS IC chip

Publications (1)

Publication Number Publication Date
JPH0686355U true JPH0686355U (ja) 1994-12-13

Family

ID=24075163

Family Applications (2)

Application Number Title Priority Date Filing Date
JP59165045A Pending JPS6057961A (ja) 1983-08-08 1984-08-08 相補型金属−酸化物半導体デバイス
JP036605U Pending JPH0686355U (ja) 1983-08-08 1993-07-05 相補型金属−酸化物半導体デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP59165045A Pending JPS6057961A (ja) 1983-08-08 1984-08-08 相補型金属−酸化物半導体デバイス

Country Status (2)

Country Link
US (1) USH64H (ja)
JP (2) JPS6057961A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115579A (ja) * 2004-10-13 2006-04-27 Renesas Technology Corp 半導体集積回路装置、非接触電子装置並びに携帯情報端末
JP2009506734A (ja) * 2005-08-23 2009-02-12 フリボ モバイル パワー ゲーエムベーハー スイッチングモード電源の入力回路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704874B2 (ja) * 1987-07-24 1998-01-26 ヤマザキマザック株式会社 複合加工工作機械
JPS63300802A (ja) * 1987-05-29 1988-12-08 Yamazaki Mazak Corp 対向スピンドル旋盤
EP0374259B1 (en) * 1988-04-19 1995-10-18 Nakamura-Tome Precision Ind. Co., Ltd. Two opposed main shaft type cnc lathe
JPH0683921B2 (ja) * 1988-04-19 1994-10-26 中村留精密工業株式会社 ２主軸対向型ｃｎｃ旋盤
JPH0785861B2 (ja) * 1990-10-08 1995-09-20 日立精機株式会社 数値制御旋盤とその運転方法
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6738238B2 (en) * 2001-07-20 2004-05-18 Siemens Building Technologies, Inc. Fire detection system including an automatic polarity sensing power and signal interface
US20120126334A1 (en) * 2010-11-24 2012-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltage improvement with a floating substrate
TWI545882B (zh) * 2015-03-20 2016-08-11 漢磊科技股份有限公司 二晶片整合橋式整流器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113262A (en) * 1980-12-30 1982-07-14 Seiko Epson Corp Voltage dividing system for semiconductor integrated circuit
JPS57119674A (en) * 1980-11-26 1982-07-26 Itt Monolithic integrated rectifying bridge

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119674A (en) * 1980-11-26 1982-07-26 Itt Monolithic integrated rectifying bridge
JPS57113262A (en) * 1980-12-30 1982-07-14 Seiko Epson Corp Voltage dividing system for semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115579A (ja) * 2004-10-13 2006-04-27 Renesas Technology Corp 半導体集積回路装置、非接触電子装置並びに携帯情報端末
JP2009506734A (ja) * 2005-08-23 2009-02-12 フリボ モバイル パワー ゲーエムベーハー スイッチングモード電源の入力回路

Also Published As

Publication number Publication date
JPS6057961A (ja) 1985-04-03
USH64H (en) 1986-05-06

Similar Documents

Publication Publication Date Title
EP0132822B1 (en) Composite circuit of bipolar transistors and field effect transistors
JPH0575110A (ja) 半導体装置
JPH0686355U (ja) 相補型金属−酸化物半導体デバイス
JPH05226597A (ja) 導通電力損失を最適化する大電流ｍｏｓトランジスタ集積ブリッジ構造
JPH0654796B2 (ja) 複合半導体装置
JPH04280670A (ja) スイッチ回路およびゲート電圧クランプ型半導体装置
JP3501541B2 (ja) 全波整流回路
JPH0817234B2 (ja) 半導体集積回路
EP0272753B1 (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
JPH0763050B2 (ja) 半導体装置
JPS63252464A (ja) 半導体装置
JP3313324B2 (ja) 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路
JPS596065B2 (ja) ハンドウタイソウチ
JPS61185960A (ja) 伝導度変調素子
JPS63111718A (ja) 半導体集積回路
KR860000023B1 (ko) 모오스 집적회로내의 모오스 전계효과 트랜지스터 사용브리지형 정류회로의 제조방법 및 브리지형 정류회로
JPS602876B2 (ja) 半導体整流回路
JPH11307786A (ja) 半導体ダイオード
JPS59103425A (ja) スイツチングデバイス
JP2671304B2 (ja) 論理回路
JP3071819B2 (ja) 絶縁ゲート型半導体装置
KR890005033Y1 (ko) Cmos집적회로에서의 대전류 출력회로
KR0131369B1 (ko) 전력용 반도체 장치 제조방법
JPS61170058A (ja) レベルシフト複合回路
JPS61135148A (ja) 半導体集積回路装置