JPH01119120A - エンコード装置及び方法 - Google Patents
エンコード装置及び方法Info
- Publication number
- JPH01119120A JPH01119120A JP63122235A JP12223588A JPH01119120A JP H01119120 A JPH01119120 A JP H01119120A JP 63122235 A JP63122235 A JP 63122235A JP 12223588 A JP12223588 A JP 12223588A JP H01119120 A JPH01119120 A JP H01119120A
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- bits
- sequence
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000007476 Maximum Likelihood Methods 0.000 abstract description 3
- 238000005192 partition Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 108091026890 Coding region Proteins 0.000 description 1
- 108091002531 OF-1 protein Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、データをエンコード（符号化）する技術、よ
り詳細にいえば、ランレングス制限（ｒｕｎｌｅｎｇｔ
ｈ ｌ！ｍ１ｔｔｅｄ−ＲＬ Ｌ）コードを使うことに
よって、バイナリ（２値）データの予め選択可能な複数
個のビットを、クラス■チャンネル上の予め選択可能な
複数個のビットにエンコードするための部分的応答最大
尤度技術（Ｐａｒｔｉａｌ ＲｉｓｐｏｎｓｅＭａｘｉ
ｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ ｔｅｃｈｎｉｑｕｅ）
に関する。
り詳細にいえば、ランレングス制限（ｒｕｎｌｅｎｇｔ
ｈ ｌ！ｍ１ｔｔｅｄ−ＲＬ Ｌ）コードを使うことに
よって、バイナリ（２値）データの予め選択可能な複数
個のビットを、クラス■チャンネル上の予め選択可能な
複数個のビットにエンコードするための部分的応答最大
尤度技術（Ｐａｒｔｉａｌ ＲｉｓｐｏｎｓｅＭａｘｉ
ｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ ｔｅｃｈｎｉｑｕｅ）
に関する。
Ｂ、従来の技術
部分的応答最大尤度技術は、永年にわたってデジタル通
信チャンネルと関連されている。最大尤度（ＭＬ’）の
検出は、通常、Ｐ Ｒ（ＰａｒｔｉａｌＲｅｓｐｏｎｓ
ｅ）クラス■チャンネルに使われている（以下、ＰＲＭ
Ｌという頭辞語がＭＬ検出を持つＰＲクラス■チャンネ
ルを表わすのに使われる）。
信チャンネルと関連されている。最大尤度（ＭＬ’）の
検出は、通常、Ｐ Ｒ（ＰａｒｔｉａｌＲｅｓｐｏｎｓ
ｅ）クラス■チャンネルに使われている（以下、ＰＲＭ
Ｌという頭辞語がＭＬ検出を持つＰＲクラス■チャンネ
ルを表わすのに使われる）。
更に、記録チャンネルに使うためにデータをエンコード
することもまた、公知である。ピーク検出システムで使
われるＲＬＬコード中の連続するゼロ長さの最小及び最
大ランレングスを特定する制約条件（ｄ、ｋ）は、デー
タ信号の自己調時特性、即ち自己クロック特性を維持す
る一方、相互のシンボル・インターフェース（以下、１
５１という）を減少する。この技術については、例えば
、１９８５年１０月の１８Ｍテクニカル・ディスクロジ
ャ・ブレテン第２８巻、第５号の１３９８頁乃至１９４
０頁の「バイト基準の（０，３）８／９コードのための
改良されたエンコーダ及びデコーダＪ （Ｉｍｐｒｏｖ
ｅｄ Ｅｎｃｏｄｅｒ ａｎｄ Ｄｅｃｏｒｄｅｒ ｆ
ｏｒ ａ Ｂｙｔｅ−Ｏｒｉｅｎｔｅｄ （０，３）
８／９ Ｃｏｄｅ）と題する刊行物と、１９７５年６月
の１８Ｍテクニカル・ディスクロジャ・ブレテン第１８
巻、第１号の２４８頁乃至２５１頁の「バイト基準の（
０，３’）８／９コードのためのエンコーダ及びデコー
ダＪ （Ｅｎｃｏｄｅｒ ａｎｄＤｅｅｏｒｄｅｒ ｆ
ｏｒ ａ Ｂｙｔｅ−Ｏｒｉｅｎｔｅｄ （０，３）
８／９ Ｃｏｄｅ）と題する刊行物と、（０，３／６）
及び（０，４゜／４）の両方のＰＲＭＬの方法及びその
装置を開示した特願昭６２−６８１７２号を参照された
い。
することもまた、公知である。ピーク検出システムで使
われるＲＬＬコード中の連続するゼロ長さの最小及び最
大ランレングスを特定する制約条件（ｄ、ｋ）は、デー
タ信号の自己調時特性、即ち自己クロック特性を維持す
る一方、相互のシンボル・インターフェース（以下、１
５１という）を減少する。この技術については、例えば
、１９８５年１０月の１８Ｍテクニカル・ディスクロジ
ャ・ブレテン第２８巻、第５号の１３９８頁乃至１９４
０頁の「バイト基準の（０，３）８／９コードのための
改良されたエンコーダ及びデコーダＪ （Ｉｍｐｒｏｖ
ｅｄ Ｅｎｃｏｄｅｒ ａｎｄ Ｄｅｃｏｒｄｅｒ ｆ
ｏｒ ａ Ｂｙｔｅ−Ｏｒｉｅｎｔｅｄ （０，３）
８／９ Ｃｏｄｅ）と題する刊行物と、１９７５年６月
の１８Ｍテクニカル・ディスクロジャ・ブレテン第１８
巻、第１号の２４８頁乃至２５１頁の「バイト基準の（
０，３’）８／９コードのためのエンコーダ及びデコー
ダＪ （Ｅｎｃｏｄｅｒ ａｎｄＤｅｅｏｒｄｅｒ ｆ
ｏｒ ａ Ｂｙｔｅ−Ｏｒｉｅｎｔｅｄ （０，３）
８／９ Ｃｏｄｅ）と題する刊行物と、（０，３／６）
及び（０，４゜／４）の両方のＰＲＭＬの方法及びその
装置を開示した特願昭６２−６８１７２号を参照された
い。
ＰＲＭＬチャンネルにおいて、チャンネル・コードはま
た、クロック及び自動利得制御（ＡＧＣ）情報を与える
のにも使うことが出来る０名目的なゼロ・サンプルの最
大ランレングスは、制限されねばならないから、ｋ制約
条件は、ＰＲＭＬのチャンネル・コードの要件を特定す
るときに、変える必要はない。然しながら、ＲＬＬコー
ドのｃｌゼロよりも大きくすることは、■Ｓ■の補償が
、ＭＬ検出器において固有のものだから、ＰＲＭＬにお
いては必要がない、従って、ｄ制約条件のコープインク
によって干渉を減少する必要はない。
た、クロック及び自動利得制御（ＡＧＣ）情報を与える
のにも使うことが出来る０名目的なゼロ・サンプルの最
大ランレングスは、制限されねばならないから、ｋ制約
条件は、ＰＲＭＬのチャンネル・コードの要件を特定す
るときに、変える必要はない。然しながら、ＲＬＬコー
ドのｃｌゼロよりも大きくすることは、■Ｓ■の補償が
、ＭＬ検出器において固有のものだから、ＰＲＭＬにお
いては必要がない、従って、ｄ制約条件のコープインク
によって干渉を減少する必要はない。
他方、ｋ制約条件は、ＰＲＭＬチャンネルだけに必要と
される制約条件ではない、に１制約条件は、デコーダの
遅延を小さくし、且つ、ハードウェアの複雑さを減らす
のに使われる付加的な制約条件である。若し、入力信号
のデータ順序が、偶数で指標付け（ｉｎｄｅｘｅｄ）さ
れたサンプル・サブシーケンス及び奇数で指標されたサ
ンプル・サブシーケンスとにデマルチプレクスされ、且
つ、ＭＬ検出が、夫々のサブシーケンスに独立して適用
されるならば、各サブシーケンス中の相次ぐ複数個の名
目的なゼロ・サンプルの制約条件は、検出の遅延及びハ
ードウェアを制限する。従って、ＮＲＺＩデータ表示の
場合、必要な制限は、偶数で指標付けられたサブシーケ
ンス及び奇数で指標付けられたサブシーケンスの両方の
中の連続して並ぶゼロの数の最大数である０両方のサブ
シーケンス中の連続するＮＲＺＩ方式のゼロの最大数は
、ｋ１制約条件と称され、そしてインターリーブされた
データのシーケンスのに制約条件と類似している。
される制約条件ではない、に１制約条件は、デコーダの
遅延を小さくし、且つ、ハードウェアの複雑さを減らす
のに使われる付加的な制約条件である。若し、入力信号
のデータ順序が、偶数で指標付け（ｉｎｄｅｘｅｄ）さ
れたサンプル・サブシーケンス及び奇数で指標されたサ
ンプル・サブシーケンスとにデマルチプレクスされ、且
つ、ＭＬ検出が、夫々のサブシーケンスに独立して適用
されるならば、各サブシーケンス中の相次ぐ複数個の名
目的なゼロ・サンプルの制約条件は、検出の遅延及びハ
ードウェアを制限する。従って、ＮＲＺＩデータ表示の
場合、必要な制限は、偶数で指標付けられたサブシーケ
ンス及び奇数で指標付けられたサブシーケンスの両方の
中の連続して並ぶゼロの数の最大数である０両方のサブ
シーケンス中の連続するＮＲＺＩ方式のゼロの最大数は
、ｋ１制約条件と称され、そしてインターリーブされた
データのシーケンスのに制約条件と類似している。
ランレングス制約条件を有するコードは、シーケンス中
のデータ記号の数をｎとした場合、許容されるコード・
シーケンスを、２のｎ乗以下の数に制限する。そのよう
なコードのレー） （ｒａｔｅ）即ち変換率は、小さな
整数の比として表わすことができ、１コードビツト対＃
４データビツトよりも小さい、従って、８ビツトのデー
タバイトが、９ビツトのコードワードにマツプ（写像）
された場合、コードレート、即ち符号化率は８／９であ
る。
のデータ記号の数をｎとした場合、許容されるコード・
シーケンスを、２のｎ乗以下の数に制限する。そのよう
なコードのレー） （ｒａｔｅ）即ち変換率は、小さな
整数の比として表わすことができ、１コードビツト対＃
４データビツトよりも小さい、従って、８ビツトのデー
タバイトが、９ビツトのコードワードにマツプ（写像）
された場合、コードレート、即ち符号化率は８／９であ
る。
Ｃ１発明が解決しようとする問題点
特願昭６２−６８１７２号に開示された（０．３／６）
及び（０，４／４）コードは、次の態様において異なっ
ている。にパラメータは、タイミングと利得制御を正確
にするために必要である。
及び（０，４／４）コードは、次の態様において異なっ
ている。にパラメータは、タイミングと利得制御を正確
にするために必要である。
従って、ｋ（３）の小さな値を使った（０，３／６）コ
ードは（０，４／４）コードよりもタイミング及び利得
制御をより正確に与えることが出来る。然しながら、（
０，３／６）コードは、ビタビ（ｖｉｔｅｒｂｉ）検出
器の通路メモリ（ｐａｔｈ ｍｅｍｏｒｙ）に、より大
きなハードウェアを必要とするという点で、（０，４／
４）コードに比べて不利益がある。その代りに、小さな
に１パラメータは、ＭＬデコーダに必要な通路メモリの
大きさを減少させる。従って、（０，４／４）コードは
、（０，３／６）コードよりも、より小さな通路メモリ
しか必要としない。同じ様に、（０，４／４）コードは
、′（０，３／６）コードと同じようなタイミング及び
利得制御を持たないという点で、（０，４／４）コード
は、（０，３／６）コードよりも劣っている。
ードは（０，４／４）コードよりもタイミング及び利得
制御をより正確に与えることが出来る。然しながら、（
０，３／６）コードは、ビタビ（ｖｉｔｅｒｂｉ）検出
器の通路メモリ（ｐａｔｈ ｍｅｍｏｒｙ）に、より大
きなハードウェアを必要とするという点で、（０，４／
４）コードに比べて不利益がある。その代りに、小さな
に１パラメータは、ＭＬデコーダに必要な通路メモリの
大きさを減少させる。従って、（０，４／４）コードは
、（０，３／６）コードよりも、より小さな通路メモリ
しか必要としない。同じ様に、（０，４／４）コードは
、′（０，３／６）コードと同じようなタイミング及び
利得制御を持たないという点で、（０，４／４）コード
は、（０，３／６）コードよりも劣っている。
これらのコードは同時に用いることが出来ないので、従
来は、夫々のコードが有する相対的な固有の利点を勘案
して、設計の選択を行わねばならなかった。
来は、夫々のコードが有する相対的な固有の利点を勘案
して、設計の選択を行わねばならなかった。
Ｄ０問題点を解決するための手段
本発明の目的は、（０，３／６ ）ＰＲＭＬコードのタ
イミング及び利得制御の利点と、（０，４／４ ）ＰＲ
ＭＬコードの持つハードウェア的な利点、即ちビタビ検
出器通路メモリを減少するという利点とを有する単一の
クラスｒＶＰＲＭＬ変調コードを提供することにある。
イミング及び利得制御の利点と、（０，４／４ ）ＰＲ
ＭＬコードの持つハードウェア的な利点、即ちビタビ検
出器通路メモリを減少するという利点とを有する単一の
クラスｒＶＰＲＭＬ変調コードを提供することにある。
上記の目的は、ＭＬ被検出用いるクラスＩＶＰＲチャン
ネルに適する（０．３１５）変調によって遂行される。
ネルに適する（０．３１５）変調によって遂行される。
（０，３１５）コードは、予め選択可能な数のバイナリ
・データのビットを含む入力データを受取り、それはあ
らかじめ選択可能なビット数を持つコードワードのシー
ケンスにエンコードされる。このコードワードのシーケ
ンスは、インターリーブされた奇数及び偶数のサブシー
ケンスに配列され、各シーケンスは、３個を越える連続
したゼロを含むバイナリ・データを持たず、且つ、各奇
数及び偶数のサブシーケンスは、連続した５個を越える
＃ゼロを含むバイナリ・データを持っていない、このよ
うな形態で、エンコーダによって発生されたコードワー
ドは、デコーダの入力として使用することが出来る。デ
コーダは、コードワードを受入れ、そしてコードワード
に応答してバイナリ・データのシーケンスを発生する。
・データのビットを含む入力データを受取り、それはあ
らかじめ選択可能なビット数を持つコードワードのシー
ケンスにエンコードされる。このコードワードのシーケ
ンスは、インターリーブされた奇数及び偶数のサブシー
ケンスに配列され、各シーケンスは、３個を越える連続
したゼロを含むバイナリ・データを持たず、且つ、各奇
数及び偶数のサブシーケンスは、連続した５個を越える
＃ゼロを含むバイナリ・データを持っていない、このよ
うな形態で、エンコーダによって発生されたコードワー
ドは、デコーダの入力として使用することが出来る。デ
コーダは、コードワードを受入れ、そしてコードワード
に応答してバイナリ・データのシーケンスを発生する。
Ｅ、実施例
本発明に従って、前以て選択可能なバイナリ・ビット数
を、前以て選択可能なビット数を有するコードワードに
エンコード（符号化）シ、且つデコード（復号化）する
方法及び装置が与えられる。
を、前以て選択可能なビット数を有するコードワードに
エンコード（符号化）シ、且つデコード（復号化）する
方法及び装置が与えられる。
この方法及び装置は、８ビツトのバイナリ・データを、
９ビツトコードのシーケンスで構成されるコードワード
にエンコードするために、（０，３／ ５ ） Ｐ Ｒ
Ｍ Ｌ変調コードを使用する。この変調コードにおいて
、コードワードのシーケンス内で許される連続するゼロ
の最大数は、３であり、そしてすべて偶数のサブシーケ
ンスの中か、またはすべて奇数のサブシーケンスの中で
の連続したゼロの最大数は５である。
９ビツトコードのシーケンスで構成されるコードワード
にエンコードするために、（０，３／ ５ ） Ｐ Ｒ
Ｍ Ｌ変調コードを使用する。この変調コードにおいて
、コードワードのシーケンス内で許される連続するゼロ
の最大数は、３であり、そしてすべて偶数のサブシーケ
ンスの中か、またはすべて奇数のサブシーケンスの中で
の連続したゼロの最大数は５である。
（０，３１５）コードは、「クラスＩＶＪの部分的応答
ＣＰｒｔ’ｊチャンネルと呼ばれている特定の部分的応
答チャンネルのためにデザインされたコードである。ク
ラス■部分的応答は、入力波形を取り出して、それと同
じ波形を２ビツト周期だけ遅延した同じ波形を差し引く
ことによって、出力波形が記述されたチャンネル応答で
ある。これは、チャンネル多項式、Ｐ（Ｄ）によってデ
ジタル的に表すことが出来る。クラス■の部分的応答に
対しては、 Ｐ（Ｄ）＝ （１−Ｄ２） （１）である
。
ＣＰｒｔ’ｊチャンネルと呼ばれている特定の部分的応
答チャンネルのためにデザインされたコードである。ク
ラス■部分的応答は、入力波形を取り出して、それと同
じ波形を２ビツト周期だけ遅延した同じ波形を差し引く
ことによって、出力波形が記述されたチャンネル応答で
ある。これは、チャンネル多項式、Ｐ（Ｄ）によってデ
ジタル的に表すことが出来る。クラス■の部分的応答に
対しては、 Ｐ（Ｄ）＝ （１−Ｄ２） （１）である
。
この多項式は、デジタル入力のチャンネルの効果を表し
ている。演算子、Ｄは「１ビツト時間の遅延」を意味し
、演算子、Ｄ２は「２ビツト時間の遅延」を意味する。
ている。演算子、Ｄは「１ビツト時間の遅延」を意味し
、演算子、Ｄ２は「２ビツト時間の遅延」を意味する。
従って、クラス■チャンネルは、を時間において出力サ
ンプルＵを発生し、これは、を時間における入力Ｗから
ｔ−２時間における入力Ｗを差し引いた値に等しい、こ
れを数式％式％（２） 変調コードは、（６％に／に１）と書かれる３個のパラ
メータｄ、ｋ及びに１によって、特徴づけられる。パラ
メータｄ及びｋは、チャンネル出力コード・ピット・シ
ーケンス中の連続するゼロの最小及び最大ランレングス
を表している。ここでゼロのランレングスは、検出プロ
セス中の静止の期間として取り扱われる。パラメータに
１は、特定の全偶数サブシーケンス、または全奇数サブ
シーケンス中のゼロの最大ランレングスを表す。本発明
において、連続したゼロの最小ランレングスは、ＰＲＭ
Ｌの文法においては、不適当とされているから、ｄはゼ
ロである。にの値は、３に設定され、そしてに１の値は
５に設定される。小さなｋの値は、タイミングを利得制
御を正確にするために必要であり、且つに１の小さな値
は、ＭＬ検出器に必要な通路メモリの大きさを減少させ
る。
ンプルＵを発生し、これは、を時間における入力Ｗから
ｔ−２時間における入力Ｗを差し引いた値に等しい、こ
れを数式％式％（２） 変調コードは、（６％に／に１）と書かれる３個のパラ
メータｄ、ｋ及びに１によって、特徴づけられる。パラ
メータｄ及びｋは、チャンネル出力コード・ピット・シ
ーケンス中の連続するゼロの最小及び最大ランレングス
を表している。ここでゼロのランレングスは、検出プロ
セス中の静止の期間として取り扱われる。パラメータに
１は、特定の全偶数サブシーケンス、または全奇数サブ
シーケンス中のゼロの最大ランレングスを表す。本発明
において、連続したゼロの最小ランレングスは、ＰＲＭ
Ｌの文法においては、不適当とされているから、ｄはゼ
ロである。にの値は、３に設定され、そしてに１の値は
５に設定される。小さなｋの値は、タイミングを利得制
御を正確にするために必要であり、且つに１の小さな値
は、ＭＬ検出器に必要な通路メモリの大きさを減少させ
る。
（０，３１５）制約条件を有するレート８／９ＲＬＬブ
ロツク・コードは、８ビツト・データ・バイトから、最
大２５１個の９ビツト・コードワードを与える。全て１
のコードワードを除外し、且つ２状態エンコードのため
に、６状態従属コードワード対を加えることによって、
２５６個のコード・ゲートを作成することが出来る。状
態１及び２は、前のコードワードの連結の最終ビットの
値によって、識別される。従って、夫々９ビツトの２５
６個のコードワードが定義付けられるが、この場合、ｄ
、に／に１制約条件と、２状態エンコードに従って、そ
のようなコードワードの全ての連結が使われる。このコ
ードは、同じ構造を持っているバイトとコードワードと
の仕切りを構成する、９ビツト・コードワードに対する
８ビツト・データ・バイトの特別な割当てを与える。バ
イトの仕切りは、単一的に識別し得て、且つ、コードワ
ードの全体のマツピングは、簡単なプール関数に従う仕
切りビットをゲートすることにより発生される。
ロツク・コードは、８ビツト・データ・バイトから、最
大２５１個の９ビツト・コードワードを与える。全て１
のコードワードを除外し、且つ２状態エンコードのため
に、６状態従属コードワード対を加えることによって、
２５６個のコード・ゲートを作成することが出来る。状
態１及び２は、前のコードワードの連結の最終ビットの
値によって、識別される。従って、夫々９ビツトの２５
６個のコードワードが定義付けられるが、この場合、ｄ
、に／に１制約条件と、２状態エンコードに従って、そ
のようなコードワードの全ての連結が使われる。このコ
ードは、同じ構造を持っているバイトとコードワードと
の仕切りを構成する、９ビツト・コードワードに対する
８ビツト・データ・バイトの特別な割当てを与える。バ
イトの仕切りは、単一的に識別し得て、且つ、コードワ
ードの全体のマツピングは、簡単なプール関数に従う仕
切りビットをゲートすることにより発生される。
（０，３１５）コードにおける９ビツトのコードワード
をＹとすれば、 Ｙ ＝（Ｙｌ−Ｙ２− Ｙｓｔ Ｙ４１ Ｙｓｔ Ｙｅ
−Ｙｌ−Ｙ８．Ｙ９） （３）であ
る。
をＹとすれば、 Ｙ ＝（Ｙｌ−Ｙ２− Ｙｓｔ Ｙ４１ Ｙｓｔ Ｙｅ
−Ｙｌ−Ｙ８．Ｙ９） （３）であ
る。
全体のコード化シーケンスにおける制約条件に＝３は、
９ビツト・シーケンスの左端の３個のランレングスか、
またはその右端の２個のランレングスか、または各９ビ
ツト・シーケンス内の４個のゼロかで９ビツト・シーケ
ンスを消去することにより発生することが出来る。この
ような制約条件は、以下のプール関係式によって与えら
れる。
９ビツト・シーケンスの左端の３個のランレングスか、
またはその右端の２個のランレングスか、または各９ビ
ツト・シーケンス内の４個のゼロかで９ビツト・シーケ
ンスを消去することにより発生することが出来る。この
ような制約条件は、以下のプール関係式によって与えら
れる。
（Ｙ１＋Ｙ２＋Ｙ３）（Ｙ２＋Ｙ３＋Ｙ４＋Ｙ５）（Ｙ
３＋Ｙ４＋Ｙ５＋Ｙ６）（Ｙ４＋Ｙ５＋Ｙ６＋Ｙ７）（
Ｙ５＋￥６＋Ｙ７＋Ｙ８）（Ｙ８＋Ｙ９）＝１ （４）
同様に、制約条件に１＝５は、すべての奇数ビット位置
のシーケンスと、すべての偶数ビット位置のシーケンス
に対して、以下の２つの数式によって記述される。
３＋Ｙ４＋Ｙ５＋Ｙ６）（Ｙ４＋Ｙ５＋Ｙ６＋Ｙ７）（
Ｙ５＋￥６＋Ｙ７＋Ｙ８）（Ｙ８＋Ｙ９）＝１ （４）
同様に、制約条件に１＝５は、すべての奇数ビット位置
のシーケンスと、すべての偶数ビット位置のシーケンス
に対して、以下の２つの数式によって記述される。
（Ｙ１＋Ｙ３＋Ｙ５）（Ｙ５＋Ｙ７＋Ｙ９）＝１（５）
（Ｙ ＋Ｙ ＋Ｙ ＋Ｙ ）＝１ （６）２
５１個の有効な９ビツト・バイナリ・シーケンスが数式
（４）、（５）及び（６）を満足する。
（Ｙ ＋Ｙ ＋Ｙ ＋Ｙ ）＝１ （６）２
５１個の有効な９ビツト・バイナリ・シーケンスが数式
（４）、（５）及び（６）を満足する。
この２進数値と等価の１０進数値を第１ＩＩ表に示しで
ある。
ある。
第１図を参照すると、Ｘで表された８ビツト・バイナリ
・データ・バイトと、Ｙで表され、それに割当てられた
９ビツト・コードワードは、次式で与えられる。即ち、 Ｘ＝〔Ｘｌ、Ｎ２．Ｎ３．Ｎ４．Ｎ５゜Ｎ６． Ｎ７．
Ｎ８） （７）Ｙ＝〔Ｙｌ、Ｙ２．Ｙ
３．Ｙ４．Ｙ５゜Ｙ６．Ｙｌ、Ｙ８．Ｙ９〕
（８）Ｍで表されたコードワード割当ての第１パテイジ
ヨン（区切り）は、データ・バイトの組を含み、そのデ
ータ・バイトの組において、８ビツト・バイナリ・デー
タバイトの最初と最後の４ビツトは、９ビツト・コード
・ワードＹの最初と最後の４ビツト中に変換することな
くマツプすることが出来る。中間のビット、即ちこのパ
ティジョン中の９ビツト・コードワードの第５ビット位
置は、常に１である。従って、パティジョンＭは、次式
（９）乃至（１２）で表すことの出来る１６２コードワ
ードを含む。
・データ・バイトと、Ｙで表され、それに割当てられた
９ビツト・コードワードは、次式で与えられる。即ち、 Ｘ＝〔Ｘｌ、Ｎ２．Ｎ３．Ｎ４．Ｎ５゜Ｎ６． Ｎ７．
Ｎ８） （７）Ｙ＝〔Ｙｌ、Ｙ２．Ｙ
３．Ｙ４．Ｙ５゜Ｙ６．Ｙｌ、Ｙ８．Ｙ９〕
（８）Ｍで表されたコードワード割当ての第１パテイジ
ヨン（区切り）は、データ・バイトの組を含み、そのデ
ータ・バイトの組において、８ビツト・バイナリ・デー
タバイトの最初と最後の４ビツトは、９ビツト・コード
・ワードＹの最初と最後の４ビツト中に変換することな
くマツプすることが出来る。中間のビット、即ちこのパ
ティジョン中の９ビツト・コードワードの第５ビット位
置は、常に１である。従って、パティジョンＭは、次式
（９）乃至（１２）で表すことの出来る１６２コードワ
ードを含む。
Ｍ ＝（Ｘ ＋Ｘ ＋Ｘ ） （９）
ｌ １ ２ ３ 町＝（Ｘ７＋Ｘ８）（１０） Ｍ ＝（Ｘ ＋Ｘ ＋Ｘ ＋Ｘ ） （１１）
Ｍ＝ＭＩＭ２Ｍ３ （１２）残りのコ
ードワード割当ては、夫々２４個、２５個、９個、１０
個、２０個及び６個を同定するパティジョンＮ１、Ｒ１
、Ｓｌ、Ｎ２、Ｒ２及びＳ２に分けられる。これらの割
当てはＸの中のビットの下記の構造によって与えられる
。
ｌ １ ２ ３ 町＝（Ｘ７＋Ｘ８）（１０） Ｍ ＝（Ｘ ＋Ｘ ＋Ｘ ＋Ｘ ） （１１）
Ｍ＝ＭＩＭ２Ｍ３ （１２）残りのコ
ードワード割当ては、夫々２４個、２５個、９個、１０
個、２０個及び６個を同定するパティジョンＮ１、Ｒ１
、Ｓｌ、Ｎ２、Ｒ２及びＳ２に分けられる。これらの割
当てはＸの中のビットの下記の構造によって与えられる
。
Ｎ１＝富：ＣＸ１＋Ｘ３）Ｘ４（１３）Ｒ，＝Ｍｉ（Ｘ
２＋Ｘ５Ｘ６’） （Ｘ１＋Ｘ３）Ｘ４（１４） Ｓ１＝Ｍ２（Ｘ２＋Ｘ５Ｘ６） （Ｘ１＋Ｘ３）Ｘ４（１５） Ｎ２＝Ｍ１（Ｘ８＋Ｘ６）Ｘ５（１６）Ｒ２＝ｖ−、（
”５Ｃ：ｉ：又に丁又； （１７）Ｓ２
＝弓（Ｘ１＋Ｘ３）Ｘ８（１８） ６試態のコードワードと、それに等価な１０進数値とを
第■表に示しである。
２＋Ｘ５Ｘ６’） （Ｘ１＋Ｘ３）Ｘ４（１４） Ｓ１＝Ｍ２（Ｘ２＋Ｘ５Ｘ６） （Ｘ１＋Ｘ３）Ｘ４（１５） Ｎ２＝Ｍ１（Ｘ８＋Ｘ６）Ｘ５（１６）Ｒ２＝ｖ−、（
”５Ｃ：ｉ：又に丁又； （１７）Ｓ２
＝弓（Ｘ１＋Ｘ３）Ｘ８（１８） ６試態のコードワードと、それに等価な１０進数値とを
第■表に示しである。
すべてが１のコード・シーケンスを避けるために、中間
ビットＹ５は、ゼロに変換され、転じて、それは他の有
効なコードワードを発生する。パティジョンＥは、以下
のようにすべて１のコードワードを定義する。
ビットＹ５は、ゼロに変換され、転じて、それは他の有
効なコードワードを発生する。パティジョンＥは、以下
のようにすべて１のコードワードを定義する。
Ｅ＝ＸＸＸＸＸＸＸＸ （１９）第１図のエンコ
ーダ１００の論理式を第１表に示す。
ーダ１００の論理式を第１表に示す。
第２図のデコーダ機能は、Ｘのコンポーネントのための
論理式を得るために９ビツト・シーケンスＹ中のビット
・パターンの排他的構成を用いて、エンコーダのパティ
ジョンと同じパティジョンを同定する。第２図のデコー
ダのデコーダ数式は、表！■に示されている。
論理式を得るために９ビツト・シーケンスＹ中のビット
・パターンの排他的構成を用いて、エンコーダのパティ
ジョンと同じパティジョンを同定する。第２図のデコー
ダのデコーダ数式は、表！■に示されている。
第１図を参照すると、エンコーダ１００の入カラインＸ
乃至ｘ８において、エンコードされる変数値Ｘ乃至Ｘ８
が、エンコーダ１００に入力されす る。入カラインＸ乃至Ｘ８は、エンコーダ・ゲート１０
２乃至２７４に接続される。そのような変数に応答して
、コードワードは下記のような態様でエンコーダ・ゲー
ト１０２乃至２７４によって、発生される。エンコーダ
・ゲート１０２乃至２７４は、コードワード・パティジ
ョンＭ％Ｎ１、Ｒ，、Ｓｌ、Ｎ２、Ｒ２、Ｓ２及びＥ＆
−発生する。最後に、エンコードされた変数Ｙ乃至Ｙ９
が、エンコーダ・ゲート１４８−１６４．１６６−１８
２．１８４−１９４．１９６−２０４．２０６−２１０
．２１２−２２０．２２２−２３４．２３６−２５４及
び２５６−２７４によって発生される。
乃至ｘ８において、エンコードされる変数値Ｘ乃至Ｘ８
が、エンコーダ１００に入力されす る。入カラインＸ乃至Ｘ８は、エンコーダ・ゲート１０
２乃至２７４に接続される。そのような変数に応答して
、コードワードは下記のような態様でエンコーダ・ゲー
ト１０２乃至２７４によって、発生される。エンコーダ
・ゲート１０２乃至２７４は、コードワード・パティジ
ョンＭ％Ｎ１、Ｒ，、Ｓｌ、Ｎ２、Ｒ２、Ｓ２及びＥ＆
−発生する。最後に、エンコードされた変数Ｙ乃至Ｙ９
が、エンコーダ・ゲート１４８−１６４．１６６−１８
２．１８４−１９４．１９６−２０４．２０６−２１０
．２１２−２２０．２２２−２３４．２３６−２５４及
び２５６−２７４によって発生される。
コード化された変数Ｙ乃至Ｙ９は第２図に示されたよう
に大カラ２インＹ乃至Ｙ９においてデコーダ３００に入
力する。入カラインＹ乃至Ｙ９はデコータ・ゲート３０
２−４２６に接続される。コード化されていない変数、
即ちデータを再生するための逆読みのコードワード・パ
ティジョン、Ｅ。
に大カラ２インＹ乃至Ｙ９においてデコーダ３００に入
力する。入カラインＹ乃至Ｙ９はデコータ・ゲート３０
２−４２６に接続される。コード化されていない変数、
即ちデータを再生するための逆読みのコードワード・パ
ティジョン、Ｅ。
Ｍ、ＮＲ及びＳ は、コード化された変数Ｙ１１ゝ
１１ 乃至Ｙ９に応答して、夫々デコーダ・ゲート３０２−３
２２によって発生される。同様に、パティジョンＮ２、
ＦＬ２及びＳ２は夫々、デコーダ・ゲート３２４−３２
８によって発生される。最後に、データＸ乃至Ｘ８は、
夫々、デコーダ・ゲート３３０−３４０．３４２−３４
８．３５０−３６４．３６６−３７４．３７６−３９０
．３９２−４１０．４１２−４１８及び４２０−４２６
によって発生される。
１１ 乃至Ｙ９に応答して、夫々デコーダ・ゲート３０２−３
２２によって発生される。同様に、パティジョンＮ２、
ＦＬ２及びＳ２は夫々、デコーダ・ゲート３２４−３２
８によって発生される。最後に、データＸ乃至Ｘ８は、
夫々、デコーダ・ゲート３３０−３４０．３４２−３４
８．３５０−３６４．３６６−３７４．３７６−３９０
．３９２−４１０．４１２−４１８及び４２０−４２６
によって発生される。
（以下余白）
第 ＩＩＩ 表
（０，３１５）制約条件を満足させるストリングを形成
するために、自Ｅ進数値に変換されている）のリスト ア０ ７１ ７３ ７５ ７７ ７８ ７
９ ８２０に連結することのできる２５１個の９ビツ
ト・ワード（１０２５０２ｂｌ ２５３ ２５４ ２
５５ ２７４ ２７５５０９ ５’１０ ５１１ ロ 、 Ａ Ａ 坏 碧 ８８８ ｍ− 一ロー ロ０ロ ｍ− ロロ０ ＾ ロロ０ ロー− ｍ ＯＦ−１ ｍ− ロ ０ ロ ロロ０ 口００ 弘 ＾＾＾ ｍ− ロロ〇 一ロー ロロロ ロロロ ロー− 〇〇〇 Ｆ１発明の効果 本明細書に記載されたコードは、レートを減少せず、し
かもｋを減少しない、最適値のコードである。ｋを増加
せず、またはレートを減少せず、またはコードワード長
を長くせず、またはエンコーダの状態数を増加しないで
、同じように、ｋｌｆ：減少することは出来ない。この
変調コードは、タイミング及び利得制御情報を改善する
ために、（０，４／４）コードの（ｋ＝４）に比較して
小さなにパラメータ（ｋ＝３）を与え、そして、これは
（０，３／６）コード（ｋ＝５対に１＝６ ）と同じ程
に１パラメータを増加することなくこれを達成する。に
１パラメータは、ビタビ検出器通路メモリと、最も可能
性あるエラー・バーストのサイズに対するハードウェア
の要件に直接に影響を与える。
するために、自Ｅ進数値に変換されている）のリスト ア０ ７１ ７３ ７５ ７７ ７８ ７
９ ８２０に連結することのできる２５１個の９ビツ
ト・ワード（１０２５０２ｂｌ ２５３ ２５４ ２
５５ ２７４ ２７５５０９ ５’１０ ５１１ ロ 、 Ａ Ａ 坏 碧 ８８８ ｍ− 一ロー ロ０ロ ｍ− ロロ０ ＾ ロロ０ ロー− ｍ ＯＦ−１ ｍ− ロ ０ ロ ロロ０ 口００ 弘 ＾＾＾ ｍ− ロロ〇 一ロー ロロロ ロロロ ロー− 〇〇〇 Ｆ１発明の効果 本明細書に記載されたコードは、レートを減少せず、し
かもｋを減少しない、最適値のコードである。ｋを増加
せず、またはレートを減少せず、またはコードワード長
を長くせず、またはエンコーダの状態数を増加しないで
、同じように、ｋｌｆ：減少することは出来ない。この
変調コードは、タイミング及び利得制御情報を改善する
ために、（０，４／４）コードの（ｋ＝４）に比較して
小さなにパラメータ（ｋ＝３）を与え、そして、これは
（０，３／６）コード（ｋ＝５対に１＝６ ）と同じ程
に１パラメータを増加することなくこれを達成する。に
１パラメータは、ビタビ検出器通路メモリと、最も可能
性あるエラー・バーストのサイズに対するハードウェア
の要件に直接に影響を与える。
（０，３１５）コードの最大エラー伝播は、（０，３／
６）コード最大エラー伝播と同じである。
６）コード最大エラー伝播と同じである。
第１図は８／９のレートと、（０，３１５）のランレン
グスを持つコードのＰＲＭＬシステムの変調コードのエ
ンコーダの模式図、第２図は本発明に従って構成された
、８／９のレートと、（０，３１５）のランレングスの
制約条件を持つコードのＰＲＭＬシステムの変調コード
のデコーダのＣ式図である。 １００・・・・エンコーダ、Ｘ１〜Ｘ８・・・弓ンコー
ダの入力ライン、３００・・・・デコーダ、Ｙ１〜し・
・・・デコーダの人力ライン。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代 理 人 弁理士 岡 １） 次 生（外１
名）
グスを持つコードのＰＲＭＬシステムの変調コードのエ
ンコーダの模式図、第２図は本発明に従って構成された
、８／９のレートと、（０，３１５）のランレングスの
制約条件を持つコードのＰＲＭＬシステムの変調コード
のデコーダのＣ式図である。 １００・・・・エンコーダ、Ｘ１〜Ｘ８・・・弓ンコー
ダの入力ライン、３００・・・・デコーダ、Ｙ１〜し・
・・・デコーダの人力ライン。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代 理 人 弁理士 岡 １） 次 生（外１
名）
Claims (2)
- （１）予め選択可能なビット数のバイナリ・データを予
め選択可能なビット数を持つコードワードにエンコード
するエンコード装置であつて、 予め選択可能なビット数のバイナリ・データを受取る受
取手段と、 前記受取手段に結合され、前記バイナリ・データのビッ
トに応答して少なくとも２つのインターリーブされた奇
数及び偶数のサブシーケンスを持つコードワードのシー
ケンスを発生するエンコーダ手段と、 を備え、前記シーケンスが３個を越える連続したゼロを
持たず、且つ前記サブシーケンスが５個を越える連続し
たゼロを持たない前記エンコード装置。 - （２）予め選択可能なビット数のバイナリ・データを予
め選択可能なビット数を持つコード・ワードにエンコー
ドするエンコード方法であつて、バイナリ・データを受
取るステップと、 前記バイナリ・データから少なくとも２つのインターリ
ーブされた奇数及び偶数のサブシーケンスを持つコード
ワードのシーケンスを発生することによりバイナリ・デ
ータをエンコードするステップと、 を含み、前記シーケンスが３個を越える連続したゼロを
持たず、且つ前記サブシーケンスが５個を越える連続し
たゼロを持たない前記エンコード方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/078,731 US4786890A (en) | 1987-07-28 | 1987-07-28 | Method and apparatus for implementing a PRML code |
| US078731 | 1993-06-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01119120A true JPH01119120A (ja) | 1989-05-11 |
| JPH0319735B2 JPH0319735B2 (ja) | 1991-03-15 |
Family
ID=22145889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63122235A Granted JPH01119120A (ja) | 1987-07-28 | 1988-05-20 | エンコード装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4786890A (ja) |
| EP (1) | EP0301191B1 (ja) |
| JP (1) | JPH01119120A (ja) |
| CA (1) | CA1308811C (ja) |
| DE (1) | DE3888418T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019205531B4 (de) | 2018-05-22 | 2024-02-01 | Yazaki Corporation | Wasserdichter Verbinder und wasserdichte Verbinderstruktur |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888775A (en) * | 1988-03-18 | 1989-12-19 | International Business Machines Corporation | Trellis codes for partial response channels |
| US4888779A (en) * | 1988-03-18 | 1989-12-19 | International Business Machines Corporation | Matched spectral null trellis codes for partial response channels |
| EP0413076B1 (en) * | 1989-08-16 | 1995-01-18 | International Business Machines Corporation | Data coding for fast start-up of PRML receivers |
| US5220466A (en) * | 1991-05-21 | 1993-06-15 | International Business Machines Corporation | Method and apparatus for digital filter control in a partial-response maximum-likelihood disk drive system |
| US5243605A (en) * | 1991-07-11 | 1993-09-07 | Storage Technology Corporation | Modified viterbi detector with run-length code constraint |
| US5327440A (en) * | 1991-10-15 | 1994-07-05 | International Business Machines Corporation | Viterbi trellis coding methods and apparatus for a direct access storage device |
| US5196849A (en) * | 1992-01-31 | 1993-03-23 | International Business Machines Corporation | Method and apparatus for implementing PRML codes with maximum ones |
| US5257272A (en) * | 1992-04-15 | 1993-10-26 | International Business Machines Corporation | Time-varying modulo N trellis codes for input restricted partial response channels |
| US5255131A (en) * | 1992-08-13 | 1993-10-19 | International Business Machines Corporation | Asynchronous servo identification/address mark detection for PRML disk drive ssytem |
| JP2648554B2 (ja) * | 1992-08-13 | 1997-09-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置 |
| US5260703A (en) * | 1992-08-27 | 1993-11-09 | Quantum Corporation | Data encoding and decoding within PRML class IV sampling data detection channel of disk drive |
| US5343340A (en) * | 1992-12-31 | 1994-08-30 | International Business Machines Corporation | Digital servo signal demodulation method and apparatus utilizing a partial-response maximum-likelihood (PRML) channel in a disk file |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| US5353170A (en) * | 1993-05-19 | 1994-10-04 | International Business Machines Corporation | Error recovery data storage system and method with two position read verification |
| JPH07220398A (ja) * | 1994-02-03 | 1995-08-18 | Fujitsu Ltd | 記録信号再生方法及びその装置 |
| US5619539A (en) * | 1994-02-28 | 1997-04-08 | International Business Machines Corporation | Data detection methods and apparatus for a direct access storage device |
| DE19549399B4 (de) * | 1994-03-18 | 2004-03-04 | Fujitsu Ltd., Kawasaki | Phasensynchronisationsschaltung |
| US6002538A (en) * | 1994-03-18 | 1999-12-14 | Fujitsu, Ltd. | PRML regenerating apparatus having adjusted slice levels |
| US5544178A (en) * | 1994-06-10 | 1996-08-06 | Cirrus Logic, Inc. | Method and apparatus for encoding data in a PRML class-IV digital communication channel |
| US5576707A (en) * | 1994-06-10 | 1996-11-19 | Cirrus Logic, Inc. | Method and apparatus for detecting and decoding data in a PRML class-IV digital communication channel |
| US5671252A (en) * | 1994-09-21 | 1997-09-23 | Analog Devices, Inc. | Sampled data read channel utilizing charge-coupled devices |
| JP3456781B2 (ja) | 1995-02-06 | 2003-10-14 | 富士通株式会社 | 磁気記録再生装置の復調回路 |
| DE69535160T2 (de) * | 1995-09-18 | 2007-06-28 | Hitachi Global Storage Technologies Netherlands B.V. | Vorrichtung und verfahren zur rauschvorhersagenden maximal-wahrscheinlichkeitsdetektion |
| US5790571A (en) * | 1995-12-11 | 1998-08-04 | Seagate Technology, Inc. | Coding data in a disc drive according to a code having desired algebraic characteristics |
| US5949831A (en) * | 1997-05-21 | 1999-09-07 | International Business Machines Corporation | Method and apparatus for data detection for PRML data channels |
| KR100450782B1 (ko) * | 1997-08-27 | 2004-11-16 | 삼성전자주식회사 | 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법 |
| KR100281738B1 (ko) | 1998-07-13 | 2001-02-15 | 이계철 | 니블 반전 및 블록 반전 부호의 부호화 및 복호화 방법, 그 부호 및 복호장치 |
| US6158027A (en) * | 1998-08-31 | 2000-12-05 | International Business Machines Corporation | Enhanced noise-predictive maximum likelihood (NPML) data detection method and apparatus for direct access storage device (DASD) |
| US6137643A (en) * | 1998-10-06 | 2000-10-24 | International Business Machines Corporation | Thermal asperity detection with long magnet rejection for direct access storage device (DASD) |
| US6175457B1 (en) | 1998-10-06 | 2001-01-16 | International Business Machines Corporation | Dual polarity thermal asperity detector for direct access storage device (DASD) |
| US6430713B1 (en) | 1999-06-30 | 2002-08-06 | International Business Machines Corporation | System and method for constructing low complexity block coders |
| IT1316796B1 (it) * | 2000-03-09 | 2003-05-12 | St Microelectronics Srl | Dispositivo circuitale per recuperare la simmetria di un segnaleanalogico ricavato da una lettura di dati da supporti magnetici |
| KR100384886B1 (ko) * | 2000-10-10 | 2003-05-22 | 주식회사 케이티 | 니블 반전 부호 활용 방법 및 그 장치 |
| US7142134B2 (en) * | 2005-02-01 | 2006-11-28 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for generating modulation codes using running substitutions |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567464A (en) * | 1983-01-28 | 1986-01-28 | International Business Machines Corporation | Fixed rate constrained channel code generating and recovery method and means having spectral nulls for pilot signal insertion |
| JPS6048645A (ja) * | 1983-08-29 | 1985-03-16 | Sony Corp | 情報変換装置 |
| JPH0721942B2 (ja) * | 1984-10-11 | 1995-03-08 | ソニー株式会社 | チヤンネル符号化方法 |
| US4707681A (en) * | 1986-04-24 | 1987-11-17 | International Business Machines Corporation | Method and apparatus for implementing optimum PRML codes |
-
1987
- 1987-07-28 US US07/078,731 patent/US4786890A/en not_active Expired - Lifetime
-
1988
- 1988-05-20 DE DE3888418T patent/DE3888418T2/de not_active Expired - Fee Related
- 1988-05-20 EP EP88108140A patent/EP0301191B1/en not_active Expired - Lifetime
- 1988-05-20 JP JP63122235A patent/JPH01119120A/ja active Granted
- 1988-07-15 CA CA000572185A patent/CA1308811C/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019205531B4 (de) | 2018-05-22 | 2024-02-01 | Yazaki Corporation | Wasserdichter Verbinder und wasserdichte Verbinderstruktur |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0301191A3 (en) | 1990-07-04 |
| US4786890A (en) | 1988-11-22 |
| EP0301191B1 (en) | 1994-03-16 |
| DE3888418D1 (de) | 1994-04-21 |
| DE3888418T2 (de) | 1994-10-06 |
| JPH0319735B2 (ja) | 1991-03-15 |
| CA1308811C (en) | 1992-10-13 |
| EP0301191A2 (en) | 1989-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0319735B2 (ja) | ||
| US5196849A (en) | Method and apparatus for implementing PRML codes with maximum ones | |
| JP3590209B2 (ja) | 変調符号化方法 | |
| JPS6318821A (ja) | 符号化方法 | |
| US5099237A (en) | Method and apparatus for providing maximum rate modulation or compression encoding and decoding | |
| EP0344903A2 (en) | Traversed (d, k) code translation | |
| JPH04505545A (ja) | 非システム的コード用高速エンコーダ | |
| JPH0821957B2 (ja) | コード化方法 | |
| JPH10508456A (ja) | ｍビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア | |
| JP3363432B2 (ja) | データ符号化システム | |
| JP2002319242A (ja) | 記録方法、記録装置、伝送装置、再生方法、再生装置、受信装置、記録媒体及び伝送媒体 | |
| JPH11328871A (ja) | 部分応答磁気記録チャネルのためのレ―ト１６／１７（０，５）変調コ―ドの装置および方法 | |
| KR101332142B1 (ko) | Ｌｔｏ-5 테이프용 ｒｌｌ 인코딩 | |
| JP4138031B2 (ja) | ｎ−ビットソースワードから対応したｍ−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置 | |
| US5739779A (en) | Encoding circuit and decoding circuit | |
| TW459445B (en) | Method and device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa | |
| JPH11243345A (ja) | 符号化方法およびそれを用いた記録再生装置 | |
| JP2002261619A (ja) | データ符号化方法、データ符号化装置及び記憶媒体 | |
| KR20020038709A (ko) | 이진 소스신호의 복수의 데이터 비트의 스트림을 이진채널신호의 복수의 데이터 비트의 스트림으로 인코딩하는장치, 메모리장치, 정보 기록장치, 기록매체, 코딩장치와,재생장치 | |
| US20030123173A1 (en) | Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system | |
| US6271776B1 (en) | Selectively removing sequences from an enumerative modulation code | |
| JP4095440B2 (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| CN100541638C (zh) | 多阶游长数据转换方法及装置以及红光多阶光存储装置 | |
| JPH02265329A (ja) | 符号逆変換装置 | |
| CN1996480A (zh) | 多阶游长数据转换方法及装置以及蓝光多阶光存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |