JPH03261873A - 平均パルス巾測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 種々のパルス巾を有する被測定パルスの平均パルス巾を
測定する平均パルス巾測定回路に関し、ディジタル処理
のみで平均パルス巾を測定することにより簡単で小規模
の回路規模で済み、かつ、精度の良い平均パルス巾測定
回路を提供することを目的とし、 所定の基準周波数で基準クロックを発生させる基準クロ
ック発生手段と、測定開始の指示があった場合には、そ
の後に入力する被測定パルスについて設定個数分を抽出
するサンプリング手段と、基準クロック発生手段により
発生した基準クロック及びサンプリング手段により抽出
された被測定パルスが重複して入力する場合の当該基準
クロックまたは当該被測定パルスの個数を計数する平均
パルス巾計数手段とを有する構成である。

（産業上の利用分野） 本発明は、平均パルス巾測定回路に係り、特に、種々の
パルス巾を有する被測定パルスの平均パルス巾を測定す
る平均パルス巾測定回路に関する。

本発明は例えば磁気ヘッド読出し信号の半値巾測定等に
使用するものであり、当該半値巾の測定設備は低価格で
保守の容易性が要求されている。

〔従来の技術〕

従来、第４図に示すような、平均パルス巾測定回路があ
った。当該回路は種々のパルス巾を有する被測定パルス
の平均パルス巾を測定する平均パルス巾測定回路であっ
て、連続的に発生する被測定パルスについて、測定開始
の指示があってから設定された個数ｍ分の被測定パルス
を当該パルス巾に応じた大きさのアナログ量である電圧
に変換するパルス巾電圧変換器４１と、変換された電圧
値を積分するパルス巾積分器４２と、積分された電圧値
を対応するディジタル値に変換し、前記個数で除して平
均パルス幅を出力する演算部４３とを膚するものである
。

（発明が解決しようとする課題） ところで、従来例に係る当該回路にあっては前記パルス
巾電圧変換器４１により前記パルス巾（時間巾）を−旦
電圧に変換し、これを再びアナログ・ディジタル変換し
て前記演算部４３により平均値を求める必要があった。

そのため、回路にアナログ処理が必要とされるため、複
雑な調整が必要であり、かつ、回路規模も大きくなり、
高価で経時変化のおそれがあるという問題点を有してい
た。

そこで、本発明は、ディジタル処理のみで平均パルス巾
を測定することにより簡単で小規模の回路規模で済み、
かつ、精度の良い平均パルス巾測定回路を提供すること
を目的としてなされたものである。

〔課題を解決するための手段〕

以上の技術的課題を解決するため、本発明は第１図に示
すように、所定の基準周波数ｆで基準クロックを発生さ
せる基準クロック発生手段１と、測定開始の指示があっ
た場合には、その後に入力する被測定パルスについて設
定個数分（ｍ）を抽出するサンプリング手段３と、基準
クロック発生手段１により発生した基準クロック及びサ
ンプリング手段３により抽出された被測定パルスが重複
して入力する場合の当該基準クロックまたは当該被測定
パルスの個数を計数する平均パルス巾計数手段２とを宥
するものである。

〔作用〕

本発明に係る平均パルス巾測定回路は次のように動作す
る。

第１図に示すように、予め前記サンプリング手段３に対
し、被測定パルスの平均パルス巾を測定するための当該
被測定パルスの個数を設定しておく。

精度を出すためには当該被測定パルスの個数はある程度
以上の個数であることが必要であり、当該個数は多けれ
ば多い程精度は限りなく高められることになる。

当該サンプリング手段３は測定開始の指示があると、そ
の後に入力する被測定パルスについて設定個数分（ｎｌ
）を抽出し、前記平均パルス巾計数手段２に送出する。

その際、前記基準クロック発生手段１は当該平均パルス
巾計数手段２に対し所定の基準周波数ｆて基準クロック
を送出する。

この基準クロックと抽出された被測定パルスとが前記平
均パルス巾計数手段２に重複して入力した場合にのみ、
当該計数手段２は当該被測定パルスまたは当該基準クロ
ックを計数することになる。

ここで、「被測定パルスまたは基準クロック」としたの
はどちらを計数しても通常は計数結果は同じだからであ
る。

また、「重複して」としたのは、基準クロックについて
もパルス巾がある場合を考慮したものである。

さらに、「所定の基準周波数ｆ」とは前記個数ｍ及び計
数結果であるＮ□＝Ｎ　２の単位数１に対応するディジ
タル値の最小ビット（１ビツト）に対応付けられた重み
ｔ（ｓｅｃ）と次の関係、ｆ＝１／（ｍｔ） を右するものである。

すなわち、被測定パルスのパルス巾をＴｉ、前記サンプ
ルの個数をｍ、基準周波数をｆ、平均パルス巾計数手段
２の最小ビットに対応付けた時間単位なｔ（ｓｅｃ）、
平均パルス巾をＴとすると、平均パルス巾計数手段２で
計数されるパルス巾Ｎ工は次の式で表されることになる
。

Ｎ１＝ΣＴｎ／　（１／ｆ）＝ｍ　Ｔ／（１／ｆ）　・
・・■一方、Ｔの平均パルス巾に対して、平均パルス巾
計数手段２が表示すべきパルス個数Ｎ２は、Ｎ　２　＝
　１／　（ｍｔ）　　　　　　　　　　　　　・・・■
のように表わされる。

ここで、■＝■とおくと、 ｆ　＝１／（ｍｔ）　　　　　　　　　　　　　　・・
・■となる。

つまり、ｆ、ｍ、ｔが■の関係にあるとき、平均パルス
巾計数手段２の出力Ｎ□＝Ｎ２に基づき、ｍ個の被測定
パルスのパルス巾の平均値Ｔが分解能ｔ（ｓｅｃ）のデ
ィジタル値を用いて式■により表示されることになる。

〔実施例〕

続いて、本発明の実施例に係る平均パルス巾測定回路に
ついて第２図に基づいて説明する。

同図に示すように、本回路は種々のパルス巾を膚する被
測定パルスの平均パルス巾を測定する平均パルス巾測定
回路であって、所定の基準周波数ｆて基準クロックを発
生させる基準クロック発生手段１としての発振器１１と
、連続的に発生する被測定パルスについて、測定開始の
指示（測定開始パルスＣ）後から数えた個数ｍ（例えば
＝４００００）分の被測定パルスを抽出するサンプリン
グ手段１３と、基準クロック発生手段１により発生した
基準クロック及びサンプリング手段１３により抽出され
た被測定パルスの両者が重複して入力する場合の当該基
準クロックまたは当該被測定パルスの個数を計数する平
均パルス巾計数手段２としての、前記発振器１１により
発生して入力する基準クロックのうち、サンプリング手
段１３により抽出された被測定パルスが入力する際に重
複して入力する基準クロックの個数のみを計数するカウ
ンタ１２（例えば８ビツトバイナリ十デシマル）と、前
記被測定パルスを発生させるための比較器１４とを宥す
るものである。

さらに、前記サンプリング手段１３は同図に示すように
、前記被測定パルス信号を測定開始パルスがあった場合
に予め設定した個数ｍ　＝４００００個計数した場合に
、桁上げ信号（ｃａｒｒｙ）を出力するカウンタ１３ａ
（例えば１６ビツトバイナリ）と、ＮＯＴ素子１３ｂと
、ＡＮＤ素子１３ｃとを有するものである。

続いて、本実施例に係る平均パルス巾測定回路の動作を
第３図に基づいて説明する。

平均パルス巾の測定を行うには、前記サンプリング手段
１３の前記カウンタ１３ａに対し予めサンプル数ｍ＝４
００００の設定を行う。

また、前記発振器１１より発生する基準クロックの基準
周波数ｆとしては式■ｆ＝１／（ｍｔ）より、例えば、
ｍ＝４００００及びｔ＝　０．ｉｎｓを代入して得られ
た、ｆ＝２５０ｋＨｚに設定する。

これらの設定が終了した後、平均パルス巾を測定しよう
とする被測定パルスを発生させる元となるアナログ信号
Ａが前記比較器１４に入力すると、一定の基準レベルを
もつ電圧と比較され、当該アナログ信号の振幅が当該レ
ベル以上である場合に、対応する被測定パルスＢが発生
する。

当該被測定パルスＢは前記カウンタ１３ａに入力する。

当該カウンタ１３ａは、第３図に示した信号Ｃで表わさ
れる測定開始パルスがリセット端子に入力すると、当該
被測定パルスを計数し始め、予め設定されたサンプル個
数ｍ　＝４００００個に達するまで計数が続行される。

当該被測定パルスの個数が当該ｍ・４００００個に達す
るまでは、当該カウンタ１３ａからは当該個数に達しな
い旨の信号゛０′′が出力される。

当該信号は前記ＮＯＴ素子１３ｂにより反転され゛１′
″信号となって、第３図に示すような信号りが前記ＡＮ
Ｄ素子１３ｃに入力する。

一方、当該カウンタ１３ａが予め設定された個数ｍに前
記被測定パルスの個数が達した場合には、桁上げ信号（
ｃａｒｒｙ）　　’“ｌ”が出力され、前記ＮＯＴ素子
１３ｂにより反転され０″となって、前記ＡＮＤ素子１
３ｃに入力することになる。したがって、当該サンプリ
ング手段１３は第３図に示した信号りが立ち上っている
際に通過する被測定パルス（同図に示す信号Ｅ）を抽出
し、前記平均パルス巾計数手段２としてのカウンタ１２
のリセット端子に送出することになる。

その際、前記発振器１１は前述した基準周波数ｆ（本実
施例では一２５０ｋ）Ｉｚ）で発生する基準クロック（
第３図の信号Ｆ）が前記平均パルス巾計数手段２として
のカウンタ１２に入力することになる。

すると、当該カウンタ１２は、前記サンプリング手段１
３により取り出された被測定パルスＥが１ｇ１ｊｔ状態
の際に重複して入力する基準クロックのみを計数するこ
とになる。言い換えれば、入力する被測定パルスの計数
は基準クロックに同期したタイミングで行われることに
なる。

当該計数結果は第３図の信号Ｇ工、Ｇ２．・・・のよう
に二進法でディジタル表示されることになる。

すなわち、信号Ｇ工は当該ディジタル表示の最下位ビッ
トを表すものであり、信号Ｇ２は次の位のビットを表わ
すものであり、以下同様に順次各桁が表わされることに
なる。

こうして、本実施例に係る平均パルス巾測定回路による
と、平均パルス巾が信号Ｇ工、Ｇ２．・・・により表わ
されるディジタル値で表現される計数値Ｎ１＝Ｎ２から
前述した■式を用いて、前述したｔ（ｓｅｅ）として例
えばｔ　＝０．Ｉｎｓを用いた場合には、 Ｎ２ｘｔ　＝Ｔ により平均パルス巾が得られることになる。

尚、当該実施例では、前記サンプル個数ｍ＝４００００
としたが当該場合に限られることなく、又当該個数は多
ければ多い程平均パルス巾の測定の精度は高まることに
なる。

（発明の効果） 以上説明したように、本発明は平均パルス巾の測定をア
ナログ処理を含めることなく、ディジタル処理のみで行
うようにしている。

したがって、従来のようにアナログ処理を伴なわないた
め、簡単で小規模、かつ、精度の良い平均パルス測定回
路を提供することになる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は実施例に係
るブロック図、第３図は実施例に係るタイミングチャー
ト、及び第４図は従来例に係るブロック図である。 １（１１）・・・基準クロック発生手段（発振器） ２（１２）・・・平均パルス巾計数手段（カウンタ） ３．１３・・・サンプリング手段 個数設定 発ａ月の神、デｆＴ口・アフ鎖 １１ｆ Ｌ− 第 図

Claims (1)

1. 【特許請求の範囲】 所定の基準周波数で基準クロックを発生させる基準クロ
   ック発生手段（１）と、 測定開始の指示があった場合には、その後に入力する被
   測定パルスについて設定個数分を抽出するサンプリング
   手段（３）と、 基準クロック発生手段（１）により発生した基準クロッ
   ク及びサンプリング手段（３）により抽出された被測定
   パルスが重複して入力する場合の当該基準クロックまた
   は当該被測定パルスの個数を計数する平均パルス巾計数
   手段（２）とを有することを特徴とする平均パルス巾測
   定回路。