JPH011288A - 温度補償集積回路ホール効果装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、温度とともに大きく変化する感度を特徴とす
るホール効果センサ及びそれに類似するセンサに関し、
特に、実質的に温度に左右されない感度を達成するため
の手段を有する集積回路ホール効果素子に関する。

〔従来技術及び発明が解決しようとする課題〕ホール効
果センサは数多くの検出用途において大きな利点を提供
するものとして認められている。

そのようなセンサは、オン／オフ出力、すなわち２進出
力が要求ないし許容される場合に広く使用されてきた。

また、ホール効果センサはアナログ出力を必要とする様
々な用途にも使用されている。

しかしながら、ホール効果素子の出力電圧は低いため、
増幅が必要となるので、有用性は限定され、さらに、ホ
ール効果素子の感度は温度に従って変化するので、温度
補償をするように温度に従って変化する増幅を実行しな
ければならない。

従来は、ある温度範囲にわたる直線性及び安定性を含め
て、許容しうる精度を達成するという試みの中で、高価
で大形の精密増幅器や補償回路を利用するのが一般的で
あった。しかし、そのような措置を講じても、多くの用
途で十分な精度は得られなかった。さらに、既知の増幅
回路及び補償回路によって必要な精度条件を満たすこと
ができると考えられる多くの用途でも、そのような回路
によるコスト高は許容されえないものである。

本発明は、ホール効果素子と、増幅器利得制御抵抗器及
び応答度トラッキング抵抗器の各部分とが同じエピタキ
シャル層に形成されることにより、非常にコンパクトで
低コストの回路を利用して精密な温度補償を実行し、さ
らに、その回路が非温度依存性で精密に動作するために
素子の設定を容易にする様々な好都合なオフセット調整
機能及び零調整機能を特徴とする特の集棺回路ホール効
果素子を提供する。

〔課題を解決するための手段〕

本発明は、温度依存性なほとんどない感度を与える手段
を有する集積回路ホール効果素子又は同様の感知素子の
提供にある。デバイスはエピタキシャル層に形成される
ホール効果素子と、一部分が同じエピタキシャル層に形
成きれている抵抗器手段を含む増幅器手段とを具備する
。増幅器手段は、電圧／電流変換（相互コンダクタンス
）構成で接続される一対の理想的には全く同一の増幅器
から形成される第１の増幅器段と、電流／電圧変換（相
互抵抗）のために構成される第２の増幅器段と、第１及
び第２の増幅器段を互いに接続する電流ミラーインター
フェースとを具備していても良い。第１の増幅器段は、
一部がエピタキシャル層に形成されているバイアス抵抗
器を含んでいても良い。第２の増幅器段は、一部が同様
にエピタキシャル層に形成されている抵抗器を有し、温
度に関する相互抵抗の変化率を調整する調整手段を含む
。

第１の増幅器段の第１及び第２の増幅器は、増幅器の非
平衡状態を最小にするために、入力オフセット調整回路
を介して交さ接続されても良い。

増幅器は、それぞれ、第１及び第２の入力端子を有し、
第１の入力端子はホール効果素子に接続され、第２の入
力端子は相互コンダクタンス調整用抵抗器の別個の端部
に接続でれる。増幅器を流れる出力バイアス基準電流は
バイアス抵抗器により制御される。相互コンダクタンス
調整用抵抗器を流れる電流の複数倍の電流が電流ミラー
インターフェースを介して、第２の増幅器段の調整手段
の抵抗器へ伝送される。

第１の増幅器段は、増幅器段により導入されるオフセッ
ト誤差をざらに小きくするために、出力オフセット調整
機能も備えていて良い。第２の増幅器段は、印加される
磁界がゼロであるときの素子の出力電圧を通常の出力電
圧揺動範囲の中のいずれかの点に設定することができる
ようにするために、零調整機能を備えていても良い。

〔実施例〕

以下、添付の図面を参照して本発明の詳細な説明する。

第１図において、１０は出力端子１１及び１２を有する
ホール効果素子である。入力端子１３及び１４の間に電
流が流され且つ素子が磁界の作用を受けたとき、これら
の出力端子１１及び１２の間に電圧が発生される。ホー
ル効果素子１０は、出力信号増幅及び温度依存性のない
感度を得るための補償を実行するための回路と共に、Ｎ
エピタキシャル材料から従来の方法により半導体基板上
のエピタキシャル層として形成できる。ホール効果素子
は、機械的応力効果を低減するように供給電流の方向が
互いに直交するように、集積回路レイアウトに配ｆｆ−
Ｊれる２つの全く同一の素子を含むのが好ましい。状況
によっては、３つ以上の素子を使用するのが有利である
と考えられる。

第１図に示されるように、電流は、ホール効果素子の入
力端子１３及び１４を電圧源Ｖ、と、接地点１５おにそ
れぞれ接続することにより、入力端子間に流される。出
力端子１１及び１２は、−対の理想的には全く同一であ
るべき増幅器１６及び１７から構成される第１の増幅器
段の第１の入力端子と、第２の入力端子とにそれぞれ接
続される。増幅器１６及び１７は、ブロック１８として
示される入力オフセット調整回路を介して交を接続され
る。増幅器は、ホール効果素子１０の応答度をトラッキ
ングするように動作するバイアス回路１９を介して接地
点１５にも接続される。この機能を得るため、バイアス
回路１９は直列接続される抵抗器２０及び２１を含み、
その一方の抵抗器２１はホール効果素子１０と同じエピ
タキシャル層に形成される。

第１段の増幅器は、電圧利得を１とし、増幅器１６及び
１７の出力電流の差をホール効果素子の出力端子１１及
び１２の電圧の差で除した値に等しい伝達フンダクタン
スを有する相互コンダクタンス増幅器である。第１段の
増幅器の相互コンダクタンス調整は、抵抗器の両端で相
互コンダクメンス調整接続点の間に接続されるように図
示されている可変抵抗器２２によＶ実行される。第１段
の増幅器は、相互コンダクタンス調整接続点から接地点
１５に接続されるブロック２３として示される出力オフ
セット調整回路をさらに具備する。

第１の増幅器段は一対の電流工、及び工２を発生し、そ
れらの電流の差はホール効果素子１０に印加される磁界
の大きさを表わす。電流工１及び工２は相互コングクタ
ンス調整接続点と、電流倍増を生じさせ、電流２１１及
び２１．を第２の増幅器段へと流すように構成される電
流ミラー２４及び２５とに供給される。

第２の増幅器段は、電圧利得を１とし、出力電圧差をそ
の段の入力電流差で除した値に等しい伝達抵抗を有する
ツートン増幅器である。第２の増幅器段は、第２段の相
互抵抗の温度に関する変化率を調整する調整手段２６を
含む。図示されるように、調整手段２６は直列に接続さ
れる２つの抵抗器２Ｔ及び２８から構成される。抵抗器
２７はホール効果素子１０と同じエピタキシャル層に形
　。

成される。

調整手段２６は、第２の増幅器段の一部を形成する一対
のＮＰＮ）ランジスタ２９及び３０のエミッタの間に接
続される。ＮＰＮトランジスタ２９のペースは、電圧源
ｖｓ　と接地点１５との間に直列に接続される可変抵抗
器３１及び固定抵抗器３２から構成てれる分圧器の形態
をとる零調整手段に接続される。ＮＰＮトランジスタ２
９及び３０のコレクタは差動増幅器３３の非反転電流入
力９１Ｍ子と、反転電流入力端子とにそれぞれ接続され
る。差動増幅器３３の出力信号はホール効果素子の出力
端子３４における出力信号ｖ０を形成し、ＮＰＮトラン
ジスタ３０のベースにもフィードバックされる。

第２図の回路図には、ホール効果素子及びその端子と、
基準電圧源、すなわち接地点と、第１の増幅器段を形成
する２つの増幅器と、バイアス回路を構成する抵抗器と
、第１段の相互コンダクタンス調整用抵抗器と、２つの
電流ミラーと、第２段における調整手段にある抵抗器と
、零調整用抵抗器と、素子の出力端子とが第１図と同じ
図中符号により示されている。第２図において、３５は
３６として示される供給電圧ｖ８の供給源に接続される
電圧供給導線である。３７は基準電圧源、すなわち接地
点１５に接続される基準電圧導線である。ホール効果素
子１０は、感度の比率特性を達成するために、電圧供給
導線３５と基準電圧導線３７との間に直接接続される。

すなわち、ホール効果素子の出力電圧は、常に、供給電
圧と同じパーセンテージだけ変化する。

電圧供給導線３５と基準電圧導線３７との間には比率電
流源がさらに接続されるが、この電流源は、好ましい実
施例においては、コレクタが抵抗器３９を介して電圧供
給導線３５に接続されているＮＰＮトランジスタ３８か
ら構成される。ＮＰＮトランジスタ３８に対するベース
駆動信号は、コレクタがＰＮＰトランジスタ４２と直列
の抵抗器４１を介して電圧供給導線３５に接続されてい
るＮＰＮトランジスタ４０を介して供給される。ＮＰＮ
トランジスタ４０のベースはＮＰＮトランジスタ３８の
コレクタに接続され、そのエミッタはベース電流負荷補
償を実行するようにＮＰＮトランジスタ３８のベースに
接続される。

ＮＰＮ　）ランジスタ４０のエミッタはダイオードとし
て配置されるＮＰＮ　）ランジスタ４３と、抵抗器４４
とを介して接地点１５（基準電圧導線３γ）にも接続さ
れる。ＮＰＮトランジスタ４３により形成されるダイオ
ードはＮＰＮ　）ランジスタ３８の特性に整合する。Ｎ
ＰＮ　）ランジスタ３８のエミッタは抵抗器４５と、ダ
イオードとして配置されるＮＰＮ　）ランジスタ４６と
を介して接地点１５に接続される。

ＮＰＮトランジスタ４０に供給されるベース駆動信号は
ＮＰＮ　）ランジスタ５０にも供給される。このＮＰＮ
　トランジスタ５０のコレクタは抵抗器５１と、それと
直列に接続され、ダイオードとして配置きれるトランジ
スタ５２とを介して電圧供給導線３５に接続きれ、ＮＰ
Ｎトランジスタ５０のエミッタはＮＰＮトランジスタ４
０のエミッタに接続される。抵抗器３９の抵抗が抵抗器
４５の抵抗の２倍である場合、トランジスタのベース・
エミッタ間電圧は相殺され、ＮＰＮトランジスタ４３の
エミッタの電圧は温度に依存せず、供給電圧に従った比
率で変化することがわかる。

増幅器１６は第１及び第２の入力端子を有し、第１の入
力端子はホール効果素子１０の出力端子１１に接続され
る。増幅器１７と共用する接続点５３ば、アーリ（Ｅａ
ｒｌｙ）効果補償を実行するように、比率電流源に接続
される。増幅器１７の第１の入力端子はホール効果素子
１０の出力端子１２に接続される。

増幅器１６及び１７は、可変制御抵抗器２２と組合され
て、電圧／電流変換器を形成する。この方式は、ホール
効果素子の負荷電流を、温度依存性のない感度の達成に
必要であるように、利得抵抗器値と、ホール効果素子か
らの入力信号の双方に依存しないようにさせる。

可変抵抗器２２はレーザートリミング可能な外部厚膜抵
抗器であるのが好ましい。増幅器１６及び１７は平衡し
た一対を形成し、以下にをらに詳細に説明するように、
交さ接続補償を伴なって入力オフセット調整回路を介し
て交き接続される。

増幅器は電圧利得を１とする構成で接続され、可変抵抗
器２２の両端電圧はホール効果素子の出力電圧と等しい
。第１の増幅器段により発生される信号は増幅器１６及
び１７により発生される出力電流の差であり、可変抵抗
器２２の両端電圧に比例する。

ここでは増幅器１６についてのみ詳細に説明するが、増
幅器１６及び１７の好捷しい構成は、ベース電極が増幅
器の第１の入力端子全形成すると共に、エミッタ電極は
可変抵抗器２２の一端に接続されるＮＰＮトランジスタ
６０を含む。ＮＰＮ　）ランジスタロ０のコレクタ及び
ＮＰＮ　）ランジスタロ１のベースは入力オフセット調
整回路に接続される。

増幅器１６は複数のコレクタを有するＰＮＰトランジス
タ６２をさらに含み、このトランジスタのエミッタは電
圧供給導線３５に接続され、第１のコレクタ６３はその
ベースに接続でれる。第１のコレクタ６３は、ベースが
接続点５３に接続されているＮＰＮトランジスタ６４の
コレクタにさらに接続される。

ＰＮＰトランジスタ６２の第２のコレクタ６５はＮＰＮ
　）ランジスタロ０のエミッタに接続され、帰還電流を
供給する。記トランジスタ６２の第３のコレクタ６６は
、第２の増幅器段に対する一方の入力信号を構成する電
流を発生する。この出力電圧は、アーリー効果、すなわ
ち、温度変化に関するベース幅変調補償を生じさせるた
めに：ＰＮＰ）ランジスタロ８と互いに接続されるＮＰ
Ｎ　）ランジスタロ７を介して供給される。

階トランジスタ６２のコレクタ６５及び６６を流れる電
流は、ホール効果素子１０に磁界が印加されているか否
かにかかわりなく発生される。

磁界が印加されていないとき、必要とてれる電流は温度
に依存しないものである。磁界が印加されているときは
、磁界に影響される電流の部分は温度に依存する。差動
トランジスタ対６１．６４の電流バイアスに関する補償
トラッキングは、直列接続されるバイアス抵抗器２０及
び２１を介して電流バイアスを供給することにより実行
される。

一方の抵抗器２１はエピタキシャル層に形成されている
。抵抗器２０及び２１の抵抗の割合を適切に設定するこ
とにより、バイアス電流がホール効果素子１０の応答度
をトラッキングするようにすれば良い。

バイアス電流の供給源けＮＰＮトランジスタ６９である
。詳細にいえば、このトランジスタ６９のコレクタけＮ
ＰＮ　トランジスタ６１及び６４のエミッタに接続され
、ＮＰＮトランジスタ６９のエミッタは抵抗器２０及び
２１を介して接地点１５に接続でれる。ＮＰＮ　）ラン
ジスタロ９に対スルベース駆動電流は基準回路７０によ
り供給されるが、この回路７０は増幅器１７にある対応
するトランジスタ６９′と、後述するように出力オフセ
ットトリム抵抗器に関連して使用される電流源トランジ
スタとに対してもベース駆動電流を供給する。

増幅器１７は増幅器１６と全く同一のものであるのが理
想的である。しかしながら、製造工程におけるばらつき
は避けられないたぬ、性能パラメータには多少の相違が
起こる。さらに、増幅器が小さな入力オフセット電圧を
示すような場合に（１、ホール効果素子の出力信号が小
さく且つ高い精度が要求されるという理由により、オフ
セットを補償しなければならない。σらに詳細にいえば
、ＮＰＮ　トランジスタ６００ベース・エミッタ電圧と
、増幅器１７の回路の中の対応するＮＰＮ　）ランジス
タロ０′のベース・エミッタ電圧とが等しくない場合、
第１の増幅器段への入力に温度誤差項が現われる。この
誤差は人力に現われるので、回路の利得倍増によって非
常に重大なものになる。入力オフセット調整はトリム抵
抗器７１により実行される。入力オフセット聰整をさら
に容易にするために、第２のトリム抵抗器７２を設けて
も良い。

入力オフセット調整回路は、コレクタを２つ有するＰＮ
Ｐ　）ランジスタフ３及び７４を含み且つＮＰＮトラン
ジスタ６０及び６σのベース・エミッタ接合部の電流密
度を出力の平衡をそこなわずに調整することができる交
さ接続構成と組合される。

交さ接続は、可変抵抗器２２の両端の接続点に流入する
電流の差をベース・エミッタ電流密度とは無関係に一定
のま寸に保持きせることによジ達成される。ＮＰＮトラ
ンジスタ６０及び６０′の一方におけろベース・エミッ
タ電流密度がトリミングによって増加するにつれて、可
変抵抗器２２の関連する接続点に流入する電流が増加す
る。しかしながら、回路はそれと同時に同量の電流を可
変抵抗器２２の他方の接続点に加えるので、連続する平
衡状態が得られる。

ＰＮＰ　）ランジスタフ３のコレクタ７５はＮＰＮ　！
・ランジスタフ６のベースに接続され、ｈＪＰＮ　）ラ
ンジスタフ６のエミッタは増幅器１７のＮＰＮトランジ
スタ６１′のコレクタに接続される。コレクタ７５は、
ダイオードとして配置されるＮＰＮ　トランジスタ７７
を介してＮＰＮトランジスタ６０のコレクタにも接続さ
れる。ＰＮＰ　）ランジスタフ３のコレクタ７８と、増
幅器１７の複数のコレクタを有するＰＮＰ　）ランジス
タロ２′の１つのコレクタとは可変抵抗器２２の一端に
ある増幅器１７の接続点に接続される。

同様に、ＰＮＰトランジスタ７４のコレクタ７９はＮＰ
Ｎ　トランジスタ８０のベースに接続され、ＮＰＮトラ
ンジスタ８０のエミッタは増幅器１６のＮＰＮ　）ラン
ジスタロ１のコレクタに接続される。

コレクタ７９は、ダイオードとして配置されるＮＰＮ　
トランジスタ８１を介してＮＰＮトランジスタ６０′の
コレクタにも接続される。ＰＮＰ　）ランジスタフ４の
コレクタ８２と、増幅器１６の複数のコレクタを有する
階トランジスタ６２のコレクタ６５とは可変抵抗器２２
の他端にある増幅器１６の接続点に接続てれる。ＮＰＮ
　）ランジスタフ６及び８０のコレクタは抵抗器８３及
び８４をそれぞれ介して電圧供給導線３５に接続される
。

ＮＰＮ　）ランジスタロ１のベース電流はＮＰＮ　）ラ
ンジスタ８０のベース電流とほぼ等しく、、ＮＰＮ）ラ
ンジスタロ１′のベース電流はＮＰＮ　）ランジスタフ
６のベース電流とほぼ等しい。ＮＰＮトランジスタＧＯ
のコレクタ負荷は、ＮＰＮトランジスタ６１及ヒＮＰＮ
トランジスタ７６のベース電流の和に等しい。同様に、
ＮＰＮトランジスタ６０′のコレクタ負荷はＮＰＮトラ
ンジスタ６１′及びＮＰＮ　）ランラスタ８００ペース
電流の和に等しい。従って、ＮＰＮトランジスタ６０及
び６０′のコレクタ負荷電流は互いに等しくなるように
制約される。

８５及び８８は、ＮＰＮトランジスタ７６及び８０並び
に抵抗器８３及び８４と組合されて、動作安定のための
周波数補償を行なうコンデンサである。

ダイオード８１及び７７はＮＰＮ　）ランジスタフ６及
び８０をバイアスすると共に、コンデンサ８５及び８６
の両端電圧を低下させて、単位面積当たりのキャパシタ
ンスを増加させ、それにより、電流積分を容易にする。

ＮＰＮ　）ランジスタロ７及びＰＮＰトランジスタ６８
は、コレクタ６５及び６６に同じバイアス電圧温度特注
を与えることによジ、ＰＮＰトランジスタ６２における
アーリー効果を補償する。同様に、増幅器１１のＮＰＮ
　）ランジスタロ７′及びＰＮＰ　）ランジスタロ８′
は、ＰＮＰトランジスタ６２′に関して同様の機能を実
行する。

次に、ホール効果素子の総利得の温度補償についてざら
に詳細に説明する。ただし、零シフトなしにこのような
補償を連成するためには、磁界が印加されていないとき
、抵抗器２７及び２８の両端電圧がゼロでなければ々ら
ないことをここで指゛摘しておく。この調整は出力オフ
セットトリム抵抗器９２及び９３によジ実行される。電
流源トランジスタ９４と直列のトリム抵抗器９２は、増
幅器１６の可変抵抗器２２の一端にある接続点と接地点
１５との間に接続される。同様に、電流源トランジスタ
９５と直列のトリム抵抗器９３は、増幅器１７の可変抵
抗器２２の他端にある接続点と接地点１５との間に接続
される。電流源トランジスタ９４及び９５に対するベー
ス駆動信号は基應回路７０により供給される。トリム抵
抗器９２及び９３は、抵抗器２７及び２８の両端電圧を
零条件温度補償のためにゼロに調整するためにトリムす
ることができる。

増幅器１６及び１７の出力信号電流は電流ミラー２４及
び２５により適切に、好ましくは乗数を２として乗算さ
れ、第２の増幅器段に供給される。

電流ミラー２４においては、ＮＰＮトランジスタ１００
及び１０１が従来通りの電流ミラーを形成する。

ＮＰＮ　）ランジスタ１０２はベース負荷電流の影響を
補償するように動作する。ＮＰＮ　）ランジスタ１０２
のエミッタは、ＰＮＰトランジスタ１０５を介して正電
圧バイアスを供給きれる直列接続ダイオードとして配置
されたトランジスタ１０３及び１０４により、接地電圧
よりエミッタ・ベース電圧降下１つ分だけ高い電圧に維
持される。トランジスタ１０６はアＩＪ−効果を補償す
るように機能する。電流ミラー２５は電流ミラー２４と
全く同じである。

第２の増幅器段においては、入力電流差は抵抗器２７及
び２８を介して流され、それにより、零回路分圧器接続
点の外部で調整可能な電圧に関連する出力電圧を発生す
る。零回路は、第２図に図中符号１０８により示されて
いる。零回路１０８は、電圧供給導線３５と接地点１５
との間に直列に接続される調整可能な可変抵抗器３１及
び固定抵抗器３２から構成きれる分圧器を含む。ＰＮＰ
　トランジスタ１０９は、抵抗器１１０と組合されて、
ＮＰＮトランジスタ１１１をバイアスする電流源を形成
する。

ＮＰＮトランジスタ１１１は電流源トランジスタ１１２
により制御され、トランジスタ１１２のコレクタはＮＰ
Ｎ　トランジスタ１１１のベース及びコレクタに接続さ
れ、トランジスタ１１２のエミッタは抵抗器１１３を介
して接地点１５に接続される。従って、分圧器の負荷影
響を非常に小さくすることができ、零電圧の温度ドリフ
トを最小にするという効果が得られる。

ＮＰＮ　）ランジスタ１１１により発生される電圧信号
はＰＮＰ　）ランジスタ１１７及び１１８を介してＮＰ
Ｎトランジスタ１１６のぺ〜スに供給される。ＰＮＰ　
トランジスタ１１７は、ＮＰＮトランジスタ１１１及び
１１２と共に、第１に、後述するように出力障害保護（
アウトプット・フォルト・グロテタンヨン）を実行する
対応するトランジスタに整合するために必要である。

ＮＰＮ　トランジスタ１１６のエミッタ及び対応するト
ランジスタ１２０のエミッタは、抵抗器２７及び２８の
直列組合せの両端に接続される。トランジスタ１２０は
プッシュプル出力回路１２２から、トランジスタ構成１
１１，１１２，１１７及び１１８に対応するトランジス
タ１２３〜１２６の構成を介して帰還信号を受信する。

トランジスタ１２３〜１２５は、第１に出力障害保護を
実行するために必要である。トランジスタ１２０のベー
スへの電圧帰還は、トランジスタ１１６及び１２０のエ
ミッタ電流を互いに等しくさせる。従って、電流ミラー
２４及び２５の出力電流が等しいとき、抵抗器２１及び
２８の両端（て電圧降下は起こらず、出力端子３４の出
力電圧Ｖ。

は零回路分圧器接続点の電圧と等しい。

トランジスタ１１６及び１２０のベースは２つのコレク
タを有するＰＮＰトランジスタ１２８のコレクタに接続
され、ＰＮＰトランジスタ１２８のエミッタは電圧供給
導線３５に接続される。トランジスタ１１６及び１２０
のコレクタは、相互フンダクタンス但減回路１３０を介
して電圧供給導線３５に接続きれる。

相互フンダクタンス低減回路１３０は、抵抗器２７及び
２８に対する入力電流が低すぎる場合に、それらの抵抗
器が大きな抵抗を有することが要求され且つ余りに広い
チップ面積を消費すると考えられるために必要になる。

しかしながら、安定した位相余裕を発生するのに適切な
広さを保ちながら、チップ面積をできる限り狭くするた
めに、補償コンデンサ１３２を小形に形成することがで
きるように、ＮＰＮトランジスタ１３１０ベースの電流
は低くなければならない。従って、好ましくは約２０．
１の低減を生じさせる２つのコレクタを有するＰＮＰト
ランジスタ１３３及び１３４から成る電流ミラーを使用
することにより、電流低減を行なっても良い。

七の場合、能動負荷は、ＮＰＮトランジスタ１３５及び
１３６から構成される電流ミラーにより形成される。ト
ランジスタ１３７はベース負荷電流の影響を補償し、ま
た、ＰＮＦトランジスタ１３３及び１３４におけるアー
リー効果を補償するために、ＰＮＰトランジスタ１３３
に対して、ＮＰＮトランジスタ１３１がＰＮＰ　）ラン
ジスタ１３４に与えるのと同じコレクタバイアス２与え
る。

エミッタが抵抗器１４１を介して基準電圧導線３７に接
続されているＮＰＮ　）ランジスメ１３９及び１４０ハ
、ＮＰＮトランジスタ１３１及び１３７のエミッタ（で
接続される電流源を形成し、さらに良いアーリー効果補
償を行なうために、トランジスタのベース・エミッタ電
圧を均等化するのを助ける。電流像域方式は、１らに、
トランジスタ１２０のベースにおける電圧揺動を、ＰＮ
Ｐ能動負荷を使用した場合より大きくすることができる
。これは、出力電圧がその範囲の上限にあるときにトラ
ンジスタ１２０が飽和しないようにするために必要とさ
れる。

第２の増幅器段のプッシュプル出力回路１２２はクロス
オーバひずみを排除する構成である。回路内のトランジ
スタのペース・エミッタ面積をスケーリングし且つＮＰ
Ｎ　）ランジスタ１４２及び１４３により発生される電
流の適正な値を設定することにより、零負荷暗電流及び
最大負荷電流を所望の値に設定することができる。

出力回路は、前述の障害保護回路と共に、外部の基準電
圧源及び供給電圧源から基準電圧導線３７及び電圧供給
源３６の端子に至る導線、又は出力端子３４に至る導線
に断線が起こった場合に、出力端子の電圧がほぼ供給電
圧又は接地電圧に等しくなるようにする障害保護を実行
する。上述の回路が要求されるのは、基板ダイオード電
流が出力端子３４に達するのを阻止しかければならない
ためである。

詳細にいえば、供給源３６の端子に至る外部導線が破断
した場合は、回路に電流が供給されない冷め、外部負荷
抵抗器を合して接地点に接続されることになる出力端子
３４の出力電圧はゼロボルトになる。また、プッシュプ
ル出力回路１２２と出力端子３４きの間の導線が破断し
た場合も、負荷抵抗器は出力端子３４をゼロボルトまで
プルする。

基準電圧導線３７を接地点に接続する導線の破断の場合
には、障害保護を得るために基板ダイオード電流が阻止
きれる。基板は接地点１５に接続され、ホール効果素子
１ｏは電圧供給源３６の端子と接地点との間に接続され
るので、電圧供給端子と基板との間に電流経路が成立し
ている。プッシュプル出力回路１２２内にあるトランジ
スタ１４４はＰＮＰ　）ランジスタであるので、そのペ
ース基板ダイオード電流は逆バイアスされたペース・エ
ミッタ接合部により阻止される。トランジスタ１４５０
ベース電流は、そのペース駆動を行なうＰＮＰトランジ
スタ１４３及び１４６により阻止される。また、帰還イ
ンタフェースはＰＮＰ　）ランジスタ１２３により形成
されるため、基板電流は出力端子３４まで流れることが
ない。従って、基準電圧導線３７に至る外部接続の断線
の場合、出力電圧はゼロボルトになる。

トランジスタ１２３．１２４及び１２５と、それに対応
するトランジスタ１１１，１１２及び１１７とは、この
障害保護を可能にする働きをする。これらのトランジス
タがなければ、出力端子３４がＰＮＰ　トランジスタ１
２６０ベースに直接接続された場合、そのペース基板ダ
イオードは、基準電圧導線３７に至る外部接続に断線が
起こったときに、出力端子へ電流を流してしまうであろ
う。

以上の説明によれば、本発明は、広い温度範囲にわたり
直線的で、精度の高い出力信号を発生すると共に、非常
に低コストでの大量生産に最適である独特なホール効果
集積回路を提供することがわかる。説明を目的として本
発明のホール効果素子の特定の実施例を図示し且つ説明
したが、当業者には数多くの変形及び変更が明白であろ
う。本発明の範囲は図示される特定の実施例に限定され
るのではなく、特許請求の範囲の記依によってのみ限定
されるものとする。

【図面の簡単な説明】

第１図は、本発明によるホール効果素子の好ましい実施
例を一部ブロック形態で示す機能図、及第２図は、第１
図のホール効果素子の概略的な回路図である。 １０・・・・ホール効果素子、１１．１２・・・・出力
端子、１３．１４・・・・入力端子、１５・・・・接地
点、１６．１７・・・・増幅器、１８、・・・入力オフ
セット調整回路、１９・・・・バイアス回路、２０．２
１　・・・・抵抗器、２２・・・・可変抵抗器、２３・
・・・出力オフセット調整回路、２４．２５・・・・電
流ミラー、２６・・・・調整手段、２７．２８・・・・
抵抗器、２９．３０・・・・ＮＰＮトランジスタ、３１
・・・・可変抵抗器、３２・・・・固定抵抗器、３３・
・・・差動増幅器、３４・・・・出力端子、３５・・・
・電圧供給導線、３６・・・・供給電圧（Ｖ３）源、３
７・・・・基準電圧導線。 特許出願人　ハネウェル・インコーボレーテッド復代理
人　山　川　政樹（ｅピ）２名）１、事件の表示 昭和６３年特　　許願第明−Ｃ＜ＯＺ号３、補正をする
者 事件との関係　　　　特　　　許出願人名称（氏名）へ
ネジエル・イシフー木Ｏし一テソトパ５、；の日付　昭
和　ら３年　６月２ｇ日′　　　こ　　　　　ｌｏ　　
　　　　−′乙、補正の対象 明細当の浄書（内容に変更なし）

Claims (2)

【特許請求の範囲】
1. （１）エピタキシャル層を上面に有する基板と；前記エ
   ピタキシャル層に形成され、第１及び第２の出力端子を
   有し、印加される磁界の大きさを示す電圧差が前記第１
   及び第２の出力端子の間に発生されるホール効果素子と
   ； 前記ホール効果素子の第１及び第２の出力端子に接続さ
   れ、磁界に応答して発生される電圧差を受取り、広い温
   度範囲にわたり磁界の大きさにほぼ直線的に関係づけら
   れる大きさの出力電圧を発生し、エピタキシャル層に形
   成される第１の抵抗性部分と、一定の温度係数を有する
   第２の抵抗性部分とを有する抵抗器手段を含む増幅器手
   段とを具備する温度補償集積回路ホール効果素子。
2. （２）電圧供給端子と、基準電圧端子と、出力端子とを
   有する温度補償集積回路ホール効果素子において、 エピタキシャル層を上面に有する基板と； 前記エピタキシャル層に形成され、第３及び第４の端子
   の間に電流が流され且つ磁界の作用を受けたときに、第
   １及び第２の端子の間に電圧差を発生するように動作す
   るホール効果素子と；電圧供給端子に接続される電圧供
   給導線と；基準電圧端子に接続される基準電圧導線と；
   それぞれが第１及び第２の入力端子と、入力オフセット
   調整端子と、温度トラッキングバイアス端子と、出力端
   子手段とを有し、第１の入力端子が前記ホール効果素子
   の第１及び第２の端子にそれぞれ接続され、入力オフセ
   ット調整端子が第１及び第２の入力オフセット調整回路
   をそれぞれ介して前記電圧供給導線に接続され、温度ト
   ラッキングバイアス端子が前記基板のエピタキシャル層
   に形成される第１の抵抗性部分を含むバイアス抵抗器手
   段を介して、前記基準電圧導線に接続され、出力端子手
   段が出力オフセット調整抵抗器を含む出力オフセット調
   整手段を介して、前記基準電圧導線に接続される第１及
   び第２の理想的には全く同一の増幅器と； 前記第１及び第２の増幅器の第２の入力端子の間に接続
   される第１の利得制御抵抗器と； 第１及び第２の入力端子と、零位調整端子と、ホール効
   果素子の出力端子に接続される出力端子とを有し、前記
   零位調整端子は分圧器を介して前記電圧供給導線及び前
   記基準電圧導線に接続されている第３の増幅器と； 前記基板のエピタキシャル層に形成される第１の抵抗性
   部分を含み、前記第３の増幅器の第１及び第２の入力端
   子の間に接続される第２の利得制御抵抗器と； 前記第１及び第２の増幅器の出力端子手段を前記第３の
   増幅器の第１及び第２の入力端子にそれぞれ接続する第
   １及び第２の電流ミラーと を具備する温度補償集積回路ホール効果素子。