JPH0324810B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の関連する技術分野〕 この発明は、差動増幅器回路に、更に詳しくは
相補性トランジスタより成る相対向する対を使用
した差動入力段に関するものである。

〔従来技術〕

共通のバイアス電流を分け合うような、直列接
続された相補性のNRNとPNPトランジスタの並
列構成回路は、オフセツト電圧、オフセツト電
流、入力電流および熱的変動がすべて低いことお
よび供給電圧の変動に不感であることなどの好ま
しい特性があるため、差動演算増幅器と共に使用
するに都合の良いものであることが判つている。
この様な相補性の構成においては、１つの能動素
子の入力変動は、両素子の整合度のみに依存する
オフセツトと温度特性を与えるような、整合した
同等素子によつて相殺される。しかし、在来の相
補性トランジスタ差動増幅器にあつては相当複雑
で高価なバイアス回路を必要としていた。

たとえば、従来は、差動型に接続されたPNP
型のトランジスタ対の両ベースに印加されるバイ
アス電圧レベルを変えるために、或る形式のバイ
アス手段は帰還ループを使用していた。この従来
形式のバイアス法の一例は、フエアチヤイルド社
から製造市販されているμA41演算増幅器として
周知の回路中に組込まれている。差動結合された
相補性トランジスタ回路に供給されるバイアス電
圧がこの差動的に結合されたPNPトランジスタ
の変動するh_FEに依存するような、上記とは別の
形式のバイアス回路も開発されている。その様な
回路の一例は、ナシヨナル・セミコンダクク・コ
ーポレーシヨンから製造販売されているLM101
演算増幅器である。こら両回路のバイアス回路は
信号の帰還を生ずる可能性があり、これが増幅器
の周波数応答と共通モード応答に悪影響を及ぼす
ことがある。

第３の形式のバイアス回路は米国特許3649926
号に記述されている。相補性トランジスタ差動段
用のこのバイアス回路は、相補性トランジスタよ
り成る複数対のうちの１つと直列に接続されたト
ランジスタを持つている。このトランジスタのベ
ースは他の相補性トランジスタ対に接続されてい
る。１つの相補性トランジスタ対を通して所定の
電流を流すように、ほゞ一定電流の電流源が接続
されている。相補性トランジスタの相対する両対
の間に印加される入力電圧の変動は、そのトラン
ジスタの出力に反映する。都合の悪いことにこの
段の非対称性は、信号が印加される入力端子によ
つて高周波数において信号利得を非対称なものと
する。

〔発明の開示〕

この発明は、対称的な利得周波数特性を呈する
ように対称的な構造を有し、しかもバイアス回路
中の通常共通モード動作を劣化させた高周波動作
における回路安定性を損なわせるような信号帰還
路を使用しない、差動増幅器を提供するものであ
る。この差動増幅器段はバイアス電流に実質的に
影響されない利得を持つことができる。更に、集
積回路基板材料内に生ずる温度勾配に実質的に不
感にすることができて、集積回路の製造に適して
いる。

この発明の推奨実施形態においては、第１の
PNPトランジスタのコレクタ電極は電流ミラー
回路の入力端子に接続され、また上記トランジス
タと整合した第２のPNPトランジスタのコレク
タ電極は出力信号を取出すべき電流ミラー回路の
出力端子に接続されている。これら第１と第２の
PNPトランジスタのベース電極は、バイアス電
流が供給されるべき第１回路点に相互に接続され
ている。また両PNPトランジスタのエミツタ電
極は、それぞれ互に整合した第１と第２の抵抗を
介して第１と第２の整合したNPNトランジスタ
のエミツタ電極に接続されている。この第１と第
２のNPNトランジスタのエミツタ電極は、それ
ぞれ、第３と第４の整合した抵抗を介して第２の
回路点に接続されており、更に上記第１と第２の
回路点間には上記バイアス電流を順方向導通させ
る極性のダイオードが接続されている。

第１と第２のNPNトランジスタのコレクタ電
極は正の電圧源に接続されている。またそれらの
ベース電極は差動入力電圧信号を印加し得るよう
にされている。

第１のPNPトランジスタのベース−エミツタ
接合と第１の抵抗とに対しダイオードと第３の抵
抗が実質的に並列接続されている。また第２の
PNPトランジスタのベース−エミツタ接合と第
２抵抗に対しダイオードと第４抵抗が実質的に並
列に接続されている。上記ダイオオードは電圧オ
フセツト手段として働く。この第３と第４の抵抗
を通じて流れる一定バイアス電流の同等分によつ
て生ずる電圧は、両PNPトランジスタのベース
−エミツタ回路をバイアスする同等の電圧を発生
する。これらのバイアス電圧は、増幅器の入力端
子に印加される共通モード電圧に対して浮動で、
増幅器に共通モード除去能力を与えている。

以下、図面を参照して詳細に説明する。

第１図に示す従来の回路において、第１と第２
のコレクタ共通トランジスタ増幅器１２と１３
は、第１と第２のベース共通トランジスタ増幅器
１４と１５に直流結合されている。増幅器１４と
１５からの出力信号は、電流ミラー回路１７で構
成され出力端子３１を有する差動−シングルエン
デツド変換器に印加される。差動入力信号は端子
１８と１９に供給される。

ベース共通トランジスタ増幅器１４と１５のベ
ース電極には、定電流源Ｉと可変電流源１１の組
合せによつてバイアス電流が供給される。可変電
流源１１から供給される電流は直列接続されてい
る増幅器１２と１４および直列接続されている増
幅器１３と１５より成る並列増幅器に流れる電流
に比例する。ベース電極とコレクタ電極とを共通
コレクタ接続点２０に接続したトランジスタ１０
は、電流ミラー回路の入力（主）トランジスタを
なし、またベース電極とエミツタ電極をトランジ
スタ１０のベース電極とエミツタ電極にそれぞれ
接続したトランジスタ１１はそれを流れる電流の
一部を反映させる。この構成によつて、トランジ
スタ１２および１３のコレクタ−エミツタ回路を
流れる電流に変化を生じさせようとする共通モー
ド入力電圧は、トランジスタ１１から供給される
電流を、およびそれによりトランジスタ１４と１
５のベース接続における電圧を増大または減少さ
せる。トランジスタ１４と１５のベース電圧の変
化は、その各ベース−エミツタ接合を通してバイ
アス・トランジスタ１２および１３にその電流を
減少させる向きに伝えられて共通モード除去作用
を行なう。しかし入力共通モード信号の周波数が
高くなると回路中の固有遅延のために共通モード
除去作用は減少する。

第１図の回路の１つの特徴は、NPNトランジ
スタ１２と１３のベース−エミツタ接合に熱的に
誘導されるパラメータの変化が、PNPトランジ
スタ１４と１５のベース−エミツタ接合中の実質
的に上記と相補的なパラメータの変化によつて補
償されることである。しかし、このパラメータの
補償は４個のトランジスタのすべてに生ずる一様
な温度変化に対してのみ行なわれる。もし、装置
相互間に熱勾配があるとこの補償は不完全なもの
となり出力点３１に或るオフセツトが発生する。
これは、回路が１個のシリコン・ダイ上に形成さ
れしかも後段の出力段がそのダイ上に含まれてい
る場合に一般に生ずる。この問題は、第２図に実
現されているこの発明のバイアス電流によつて解
消することができる。

〔発明の実施例〕

第２図における差動電圧入力増幅器段１００に
は、差動電圧入力端子５０，５１と１個のシング
ルエンド出力端子６５がある。この出力端子６５
には、シングルエンド電力増幅器１０１がその入
力段を接続してカスケード接続されている。この
カスケード接続された増幅器の組合せは、正電圧
V_P電源端子と負電圧V_N電源端子から給電される。

第１のPNPトランジスタ６２のコレクタ電極
は電流ミラー回路６６の入力接続６４に接続さ
れ、またこのトランジスタと整合している第２の
PNPトランジスタ６３のコレクタ電極は電流ミ
ラー回路６６の出力端子に接続されている。出力
信号は端子６５におけるトランジスタ６３のコレ
クタから取出すことができる。PNPトランジス
タ６２と６３のベース電極は、定電流源７０から
一定のバイアス電流Ｉが供給される回路点６１に
互に接続されている。互に整合した第１と第２の
NPNトランジスタ５２，５３は、そのベース電
極を入力端子５１と５０にそれぞれ接続しまたそ
のコレクタ電極を接続点５４を介して正電源電圧
V_P点に互に直結している。NPNトランジスタ５
２のエミツタ電極は第１抵抗５９を介してPNP
トランジスタ６２のエミツタ電極に接続されてい
る。同じ様に、NPNとPNPの各トランジスタ５
３と６３のエミツタ電極は、抵抗５９と実質的に
同一抵抗値を持つように選ばれた（すなわち両抵
抗は整合している）第２の抵抗６０を介して接続
されている。バイアス手段として、互に整合した
第３と第４の抵抗５６と５７がNPNトランジス
タ５２と５３のエミツタ電極の間に直列に接続さ
れ、両抵抗５６と５７の相互接続点５５と回路点
６１の間にはダイオード５８が上記抵抗５６と５
７から電流源７０へ順方向に電流を流すような極
性で接続されている。このダイオード５８は、た
とえばエミツタを接続点５５にコレクタとベース
を共通に回路点６１に接続したPNPトランジス
タのようなダイオード接続したトランジスタで置
換することができる。この回路を集積回路形に構
成する場合には、トランジスタ５２と５３は互に
非常に近接して、もし可能であれば互に入り組ん
だ形に配置することができる。同様にトランジス
タ６２と６３も互に近接させて、出来れば入り組
んだ形に配置すべきである。４個の抵抗はたとえ
ば10KΩという可成り高い抵抗値を有し、それぞ
れ集積化された形態において比較的大きな長さ対
幅の比を持つている。抵抗５６と５７はその長手
方向について互に平行にかつ近接して、またシリ
コン・ダイ中に生ずる熱勾配（温度変化）による
影響が両抵抗に同様に生ずるように蛇行状に形成
することが必要である。抵抗５９と６０も同様に
配設すべきである。

説明のために、いまトランジスタ６２と６３に
対するベース電流は無視できるものとする。ま
た、端子５０と５１には等大の電圧が印加され、
ダイオード５８は無入力時の順方向電圧降下がト
ランジスタ６２および６３のベース−エミツタ接
合間電圧に等しくまた抵抗５６，５９および６０
の各抵抗値はすべて等しいものと仮定する。

電源７０から供給される電流はダイオード５８
を通過してその両端間に順方向電圧を発生し、次
いで抵抗５６と５７に等しく分流する。ループ０
１内の電圧を加算すれば、抵抗５９を流れる電流
は抵抗５６を流れる電流に等しくかつＩ／２に等
しいことが判る。同様に、抵抗６０を流れる電流
はＩ／２である。NPNトランジスタ５２を流れ
るエミツタ電流は抵抗５９と５６を流れる電流の
和であつて、Ｉに等しい。同様に、NPNトラン
ジスタ５３のエミツタ電流はＩに等しい。以上の
ことから、この増幅器のバイアス条件は電流源７
０から供給される電流Ｉを選択することによつて
決定されることが判る。

トランジスタ５２と５３を、従つてトランジス
タ６２と６３を流れる電流は端子５０と５１にお
ける共通モード電圧に影響されず、従つてこの段
が高い共通モード除去能力を呈することに注目す
べきである。この点を説明するために、入力端子
５０と５１に共通モード電圧変化△Ｖが生じたと
仮定する。この電圧△Ｖは、NPNトランジスタ
５２，５３のエミツタホロワ作用によつてこれら
のトランジスタ５２，５３の各エミツタ電極に伝
えられる。これによつてトランジスタ５２，５３
の各エミツタ電極の電圧はほゞ△Ｖ上昇する。ト
ランジスタ５２，５３の各エミツタ電極の電圧が
ほゞ△Ｖ上昇することにより、相互接続点５５の
電圧も同様にほゞ△Ｖ上昇する。電圧オフセツト
素子として作用するダイオード５８は電流源７０
から供給される電流Ｉによつて順バイアスされて
オン状態にあるので、上記接続点５５の電圧上昇
分△Ｖは上記ダイオード５８を介してPNPトラ
ンジスタ６２，６３のベース電極に伝えられる。
トランジスタ６２，６３のベース電極に伝えられ
た電圧△Ｖは、トランジスタ６２，６３のエミツ
タホロワ作用によつてこれらのトランジスタ６
２，６３のエミツタ電極に伝えられ、これによつ
てトランジスタ６２，６３のエミツタ電極の電圧
はほゞ△Ｖ上昇する。その結果、抵抗５９，６０
の各両端部にはそれぞれ△Ｖの電圧上昇が生ずる
ことになるから、この共通モード電圧変化△Ｖに
よつて抵抗５９，６０を流れる電流に変化は生じ
ない。従つて、トランジスタ６２，６３のコレク
クタ回路にも上記共通モード変化△Ｖによる電流
変化は生じず、所望の共通モード除去効果が得ら
れる。入力端子５０と５１に−△Ｖの共通モード
変化が生じたときも、同様の動作で、この共通モ
ード除去効果が得られることは言う迄もない。

また、端子５０と５１に差動的な変化△Ｊと
（−）△Ｖが印加されると、PNPトランジスタの
６２と６３のエミツタ回路に次の様な具合を差動
的な信号電流を発生する。トランジスタ５２と５
３はエミツタホロワ動作によつてこの差動的な信
号（−）△Ｖと△Ｖをそれらの各エミツタ接続に
伝える。抵抗５７と５６の直列接続体の両端間に
印加された電圧（−）△Ｖと△Ｖはその相互接続
点５５に電圧変化を発生させない。しかし、抵抗
５７の両端間には電圧変化−△Ｖが、抵抗５６の
両端間には電圧変化△Ｖが生ずる。これらの両電
圧はそれぞれ各抵抗６０と５９の両端間に与えら
れて、抵抗５９と６０の抵抗値をＲとしたとき、
これらの抵抗中に△Ｖ／Ｒに等しい電流変化△Ｉ
を生ずる。この信号電流△Ｉと−△Ｉはトランジ
スタ６３と６２のコレクタ回路に反映して端子６
５に２△IR₀に等しい出力電圧を発生する。こゝ
に、R₀はトランジスタ６３と電流ミラー回路の
出力抵抗との並列出力インピーダンスの抵抗であ
る。増幅器Ａ１０１の入力インピーダンスがトラ
ンジスタ６３と電流ミラー回路６６の並列出力イ
ンピーダンスに比べて大きいとすれば、この差動
段の利得はほゞR₀／Ｒで表わされる。

再び第１図に戻つて、トランジスタ１４のベー
ス−エミツタ・バイアス電圧に△V_BEなる変化を
生じさせる熱勾配について検討する。この電圧変
化はトランジスタ１４のコレクタ電流に△V_BE／
R_Eに比例するオフセツト電流△I_Sを生じさせるこ
とになる。こゝにR_Eはトランジスタ１２のエミ
ツタから見た抵抗で通常比較的小さな値である。
従つてこのオフセツト電流△I_Sは比較的大きい。
第２図のトランジスタ６２のベース−エミツタ・
バイアス電圧における同じ様な電圧変化△V_BEに
ついて説明する。この回路に生ずるオフセツト電
流△I_Sは、抵抗５９の比較的大きな抵抗値をR₅₉
とすれば、△V_BE／R₅₉に比例する。従つて△I_Sは
比較的小さい。

次に、第１図の１方のトランジスタ１２または
１３のベース−エミツタ・オフセツト電圧を生じ
させる熱勾配について検討する。このオフセツト
電圧は、PNPトランジスタ１４，１５のエミツ
タ電極から見た抵抗をR_EPとしたとき、トランジ
スタ１４または１５のコレクタ回路にそれぞれ△
V_BE／R_EPに比例するオフセツト電流△I_Sを発生さ
せる。第２図のトランジスタ５２または５３の１
方に生ずる上記と同様なベース−エミツタ・オフ
セツト電圧△V_BEは、トランジスタ６２のコレク
タ回路に△V_BE／R₅₉に比例するオフセツト電流
△I_Sを発生させる。R₅₉の値は、通常、R_EPの値よ
り大きいので第２図の回路中に生ずるオフセツト
電流は第１図の回路で等大のオフセツト電圧によ
つて生ずるオフセツト電流よりも小さい。

熱勾配によつてPNPトランジスタ６２，６３
のベースエミツタ接合のV_BEが変化することで生
ずるオフセツト電流は注意深い設計により更に低
減できる。ダイオード５８としてコレクタとベー
ス電極を相互接続したPNPトランジスタを使用
すると、そのダイオードの温度変化に応動する順
方向オフセツト電圧降下はトランジスタ６２およ
び６３のそれぞれと同様になる。この様なダイオ
ードを集積回路の中でトランジスタ６２と６３の
間にサンドイツチ状に配置して、生ずる可能性の
ある熱勾配をこれら３個の装置が同等に受けるよ
うにすると、これらのPNPトランジスタ６２，
６３、同じくPNPトランジスタを使用して構成
されたダイオード５８中に生ずる各オフセツト電
圧によつて、トランジスタ６２，６３の各エミツ
タ電極と接続点５５における電圧は同じ方向に同
じ大きさだけ変化する。接続点５５における電圧
変化は抵抗５６，５７を介してNPNトランジス
タ５２，５３の各エミツタにそのまゝ伝達され
る。かくして、抵抗５９の両端間、抵抗６０の両
端間の実効バイアス電圧は実質的に一定に維持さ
れ、その結果、温度変化によりトランジスタ６
２，６３のエミツタ電流およびコレクタ電流が変
化するのが阻止される。

抵抗５６，５７，５９および６０の存在は、熱
勾配に対して回路の安定度を増大させる傾向を示
す。更に、このバイアス回路は、共通モード周波
数応答を制限しようとする帰還回路を使用せずに
バイアス電流を供給する。最後に、バイアス点は
１個のバイアス電流源（電子的可変電流源とする
ことができる）を選択することにより設定され
る。

第２図に例示した実施例はバイポーラ装置で構
成されているが、これを電解効果トランジスタで
置換することもできる。整合した抵抗５６と５７
および５９と６０の２つの対は、同じ抵抗値を持
つように選んでもよいし、また両対が異なる抵抗
値を持つつように選んでもよい。最後に、出力端
子６５で最大利得を得るようにするために、
PNPトランジスタ６２と６３のコレクタ電極に
接続される負荷手段は、電流ミラー回路６６また
は同様な機能を示す回路のようなダブルーシング
ルエンド回路とするのが有利である。しかし各コ
レクタ電極に別々に負荷手段を接続することも可
能で、その場合にはシングルエンド型の出力信号
でも差動型の出力信号でも取出すことができる。

【図面の簡単な説明】

第１図は演算増幅器に一般に使用されている、
相補性トランジスタ対を使用した差動増幅器入力
段の構成図、第２図はこの発明を実施した差動増
幅器入力段の一例構成を示す図である。 ５０，５１…第１と第２の入力端子、５２，５
３…第１と第２のトランジスタ、５６，５７…バ
イアス手段を構成する整合した第３と第４の抵
抗、５８…バイアス手段手段を構成する電圧オフ
セツト手段として働くダイオード、５９，６０…
第１と第２の抵抗、６２，６３…第３と第４のト
ランジスタ、６５…出力端子、６６…負荷手段を
構成する電流ミラー回路、７０…バイアス電流
源。

Claims (1)

1. 【特許請求の範囲】 １ 第１と第２の入力端子および出力端子と；そ
   れぞれが、相互間に主導電路を有する第１および
   第２の電極と、この第１電極との間に印加される
   電圧によつて上記主導電路を制御する制御電極と
   を有する第１，第２，第３および第４のトランジ
   スタであつて、第１と第２のトランジスタが１導
   電型を有し第３と第４のトランジスタがこれと相
   補的な導電型を有するものと；上記第１および第
   ２のトランジスタの第２電極を供給電圧源に接続
   しまたそれらトランジスタの制御電極を第１と第
   ２の入力端子にそれぞれ接続する手段と；第３と
   第４のトランジスタの制御電極を電流源に接続す
   る手段と、第３トランジスタの第２電極と上記出
   力端子に接続された第４トランジスタの第２電極
   とに接続された負荷手段と；第１および第３トラ
   ンジスタの第１電極をそれぞれ第２および第４ト
   ランジスタの第１電極に接続する互に整合した第
   １と第２の抵抗性手段と；バイアス手段と；を有
   し、 上記バイアス手段は、上記第１および第２トラ
   ンジスタの第１電極相互間に何らの回路素子をも
   介在させることなく互に直列接続された互に整合
   した第３および第４の抵抗性手段と；上記第３お
   よび第４の抵抗性手段の相互接続点と上記第３お
   よび第４トランジスタの両制御電極との間に接続
   された１個の電圧オフセツト装置と：より成るも
   のである、差動増幅器。