JPH01129174A - 集積回路テスト装置 - Google Patents
集積回路テスト装置Info
- Publication number
- JPH01129174A JPH01129174A JP62287906A JP28790687A JPH01129174A JP H01129174 A JPH01129174 A JP H01129174A JP 62287906 A JP62287906 A JP 62287906A JP 28790687 A JP28790687 A JP 28790687A JP H01129174 A JPH01129174 A JP H01129174A
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- capacitor filter
- digital
- analog
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 69
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ・ディジタル混在集積回路の大量生
産用集積回路テスト装置に関するものである。
産用集積回路テスト装置に関するものである。
従来の技術
近年、１チツプの集積回路上に、アナログ回路、ディジ
タル回路を混在した集積回路が、通信分野用に多く出現
して来ている。アナログ回路として、スイッチトキャパ
シタで構成したフィルタ回路が多く使用されている。こ
のようなアナログ・ディジタル混在集積回路のテストを
１台で同時に実施する大量生産用テスト装置は徐々に世
に出つつあるが、まだまだ非常に高価なものである。
タル回路を混在した集積回路が、通信分野用に多く出現
して来ている。アナログ回路として、スイッチトキャパ
シタで構成したフィルタ回路が多く使用されている。こ
のようなアナログ・ディジタル混在集積回路のテストを
１台で同時に実施する大量生産用テスト装置は徐々に世
に出つつあるが、まだまだ非常に高価なものである。
−収約には、第３図に示すように従来のディジタルテス
ト装置とアナログテスト装置とにより大量生産用テスト
を実施している。従来のアナログ・ディジタル混在集積
回路の集積回路テスト装置について第３図のブロック図
を参照して説明する。
ト装置とアナログテスト装置とにより大量生産用テスト
を実施している。従来のアナログ・ディジタル混在集積
回路の集積回路テスト装置について第３図のブロック図
を参照して説明する。
アナログ・ディジタル混在集積回路１は、ディジタル回
路部２．アナログ回路部３より成り、前記ディジタル回
路部２は、入力端子２１と出力端子２２を持つ。また、
前記アナログ回路部３は、スイッチトキャパシタフィル
タ回路部４を含み、前記スイッチトキャパシタフィルタ
回路部４は、入力端子４１と出力端子４２とを持つ。デ
ィジタルテスト装置５は、前記ディジタル回路部２を測
定する装置で、ディジタル回路部２の導通テストと機能
テストを実施する。アナログテスト装置６は、前記アナ
ログ回路部３を測定する装置で、アナログ回路部３の導
通テストと特性評価を実施する。
路部２．アナログ回路部３より成り、前記ディジタル回
路部２は、入力端子２１と出力端子２２を持つ。また、
前記アナログ回路部３は、スイッチトキャパシタフィル
タ回路部４を含み、前記スイッチトキャパシタフィルタ
回路部４は、入力端子４１と出力端子４２とを持つ。デ
ィジタルテスト装置５は、前記ディジタル回路部２を測
定する装置で、ディジタル回路部２の導通テストと機能
テストを実施する。アナログテスト装置６は、前記アナ
ログ回路部３を測定する装置で、アナログ回路部３の導
通テストと特性評価を実施する。
以Ｅのように構成されたアナログ・ディジタル混在集積
回路１をテストするテスト装置システムの動作を以下に
説明する。
回路１をテストするテスト装置システムの動作を以下に
説明する。
まず、ディジタルテスト装置５によりディジタル回路部
２のテストが実施される。ディジタルテスト装置５は、
ディジタル回路部２の入力端子２１ヘパルス状の信号を
入力し、出力端子２２の出力電圧の変化よりディジタル
回路部２の回路動作が正常か異常かを判別する。次に、
ディジタル回路部２の良品に対してアナログテスト装置
６により、アナログ回路部３のテストが実施される。こ
れは、一般に、アナログ回路部のテスト時間は長くかか
り、アナログ特性を評価するテスト装置は高価であるの
で、テスト時間の長短、は、製品コストに影響を及ぼす
からである。アナログテスト装置６は内部で、正弦波を
発生して、入力端子４１へ入力し、出力端子４２の出力
波形により、スイッチトキャパシタフィルタ回路部４の
特性を測定し、製品の良悪を判定する。
２のテストが実施される。ディジタルテスト装置５は、
ディジタル回路部２の入力端子２１ヘパルス状の信号を
入力し、出力端子２２の出力電圧の変化よりディジタル
回路部２の回路動作が正常か異常かを判別する。次に、
ディジタル回路部２の良品に対してアナログテスト装置
６により、アナログ回路部３のテストが実施される。こ
れは、一般に、アナログ回路部のテスト時間は長くかか
り、アナログ特性を評価するテスト装置は高価であるの
で、テスト時間の長短、は、製品コストに影響を及ぼす
からである。アナログテスト装置６は内部で、正弦波を
発生して、入力端子４１へ入力し、出力端子４２の出力
波形により、スイッチトキャパシタフィルタ回路部４の
特性を測定し、製品の良悪を判定する。
発明が解決しようとする問題点
従来のテスト装置構成では、スイッチトキャパシタフィ
ルタ回路部の導通テストを高価で時間の要するアナログ
テスト装置により実施しており、大量生産時のアナログ
テストの時間の製品コストへの影響が大きいという問題
点を有していた。
ルタ回路部の導通テストを高価で時間の要するアナログ
テスト装置により実施しており、大量生産時のアナログ
テストの時間の製品コストへの影響が大きいという問題
点を有していた。
本発明は、アナログテスト装置による、アナログ回路部
テストを実施する前に、ディジタルテスト装置により、
スイッチトキャパシタフィルタ回路部の導通テストを実
施可能とする大量生産用集積回路テスト装置を提供する
ことを目的とするものである。
テストを実施する前に、ディジタルテスト装置により、
スイッチトキャパシタフィルタ回路部の導通テストを実
施可能とする大量生産用集積回路テスト装置を提供する
ことを目的とするものである。
問題点を解決するための手段
本発明の集積回路テスト装置は、入力信号をステップ状
に電圧を変化させて、スイッチトキャパシタフィルタ回
路へ供給し、スイッチトキャパシタフィルタ回路の出力
電圧の変化を判定する構成を有している。
に電圧を変化させて、スイッチトキャパシタフィルタ回
路へ供給し、スイッチトキャパシタフィルタ回路の出力
電圧の変化を判定する構成を有している。
作用
これにより、大量生産時のスイッチトキャパシタフィル
タ回路の導通テストを、アナログテスト装置によらなく
ても、短時間で実施可能なディジタル測定装置が簡単に
実現できる。
タ回路の導通テストを、アナログテスト装置によらなく
ても、短時間で実施可能なディジタル測定装置が簡単に
実現できる。
実施例
本発明の実施例について図面を参照しながら説明する。
第１図は、本発明の集積回路テスト装置を用いたアナロ
グ・ディジタル混在集積回路のテストの実施例を示すブ
ロック図である。第１図において、アナログディジタル
混在集積回路１．ディジタル回路部２．アナログ回路部
３．スイッチトキャパシタフィルタ回路部４．ディジタ
ルテスト装置５．アナログテスト装置６．ディジタル回
路部２の入力端子２１．出力端子２２．スイッチトキャ
パシタフィルタ回路部４の入力端子４１．出力端子４２
は従来例の構成と同じものである。スイッチ５１は、デ
ィジタルテスト装置５の集積回路テスト用信号をディジ
タル回路部２への入力と、スイッチトキャパシタフィル
タ回路部４への入力を切り換えるスイッチ、スイッチ５
２は、ディジタルテスト装置５への入力信号をディジタ
ル回路部２からの出力信号とスイッチトキャパシタフィ
ルタ回路部４からの出力信号との選択スイッチ、スイッ
チ６１は、スイッチトキャパシタフィルタ回路部４への
入力信号を、ディジタルテスト装置５からの出力信号と
アナログテスト装置６からの出力信号との選択スイッチ
、スイッチ６２は、スイッチトキャパシタフィルタ回路
部４からの出力信号を、ディジタルテスト装置５あるい
はアナログテスト装置６へ送出する選択スイッ≠である
。
グ・ディジタル混在集積回路のテストの実施例を示すブ
ロック図である。第１図において、アナログディジタル
混在集積回路１．ディジタル回路部２．アナログ回路部
３．スイッチトキャパシタフィルタ回路部４．ディジタ
ルテスト装置５．アナログテスト装置６．ディジタル回
路部２の入力端子２１．出力端子２２．スイッチトキャ
パシタフィルタ回路部４の入力端子４１．出力端子４２
は従来例の構成と同じものである。スイッチ５１は、デ
ィジタルテスト装置５の集積回路テスト用信号をディジ
タル回路部２への入力と、スイッチトキャパシタフィル
タ回路部４への入力を切り換えるスイッチ、スイッチ５
２は、ディジタルテスト装置５への入力信号をディジタ
ル回路部２からの出力信号とスイッチトキャパシタフィ
ルタ回路部４からの出力信号との選択スイッチ、スイッ
チ６１は、スイッチトキャパシタフィルタ回路部４への
入力信号を、ディジタルテスト装置５からの出力信号と
アナログテスト装置６からの出力信号との選択スイッチ
、スイッチ６２は、スイッチトキャパシタフィルタ回路
部４からの出力信号を、ディジタルテスト装置５あるい
はアナログテスト装置６へ送出する選択スイッ≠である
。
まず、スイッチ５１．５２は、ディジタル回路部２をテ
ストする様に接続され、従来と同様にディジタル回路部
２のテストが実施される。
ストする様に接続され、従来と同様にディジタル回路部
２のテストが実施される。
次に、スイッチ５１．５２はアナログ回路部３をテスト
する様に接続され、スイッチ６１．６２は、スイッチト
キャパシタフィルタ回路部４の入出力信号がディジタル
テスト装置５に入出力されるように接続される。そして
、ディジタルテスト装置５からスイッチ５１．６１を通
して、スイッチトキャパシタフィルタ回路部４の入力端
子４１に、第２図（ａ）に示される様に時間ｔｏ秒まで
はＯｖで、ｔｏ秒後後以降５ｖに変化するステップ状の
信号が入力される。スイッチトキャパシタフィルタ回路
部の各部の導通が正常であれば、第２図■に示す波形が
出力端子に出力される。アナログ・ディジタル混在集積
回路の電源電圧を＋５ｖ、ＯＶとすると、スイッチトキ
ャパシタフィルタ回路４のバイアス電圧は２．５ｖとな
っており、第２図（ｂ）に示すように、最初この出力電
圧は、２．５Ｖに固定されたままである。これは、スイ
ッチトキャパシタフィルタ回路の帯域において直流成分
（周波数は０）を通さないからである。入力信号がステ
ップ状にＯｖから５ｖに変化して１．砂径にスイッチト
キャパシタアイルタ可路４の出力端子４２の出力電圧は
正弦波のように変化し始める。この出力電圧の変化は、
次第に大きくなり、ある時間が経過すると２．５ｖに固
定される。つまり、スイッチトキャパシタフィルタ回路
のステップ電圧応答である。このステップ状に入力電圧
が変化するということは、この変化の時の周波数スペク
トルは、各周波数を含んでいるということである。従っ
て、スイッチトキャパシタフィルタの入力には、同時に
各周波数が入力されたことと同じであり、スイッチトキ
ャパシタフィルタ回路の出力には、スイッチトキャパシ
タフィルタ回路の帯域の周波数成分しか出力されない。
する様に接続され、スイッチ６１．６２は、スイッチト
キャパシタフィルタ回路部４の入出力信号がディジタル
テスト装置５に入出力されるように接続される。そして
、ディジタルテスト装置５からスイッチ５１．６１を通
して、スイッチトキャパシタフィルタ回路部４の入力端
子４１に、第２図（ａ）に示される様に時間ｔｏ秒まで
はＯｖで、ｔｏ秒後後以降５ｖに変化するステップ状の
信号が入力される。スイッチトキャパシタフィルタ回路
部の各部の導通が正常であれば、第２図■に示す波形が
出力端子に出力される。アナログ・ディジタル混在集積
回路の電源電圧を＋５ｖ、ＯＶとすると、スイッチトキ
ャパシタフィルタ回路４のバイアス電圧は２．５ｖとな
っており、第２図（ｂ）に示すように、最初この出力電
圧は、２．５Ｖに固定されたままである。これは、スイ
ッチトキャパシタフィルタ回路の帯域において直流成分
（周波数は０）を通さないからである。入力信号がステ
ップ状にＯｖから５ｖに変化して１．砂径にスイッチト
キャパシタアイルタ可路４の出力端子４２の出力電圧は
正弦波のように変化し始める。この出力電圧の変化は、
次第に大きくなり、ある時間が経過すると２．５ｖに固
定される。つまり、スイッチトキャパシタフィルタ回路
のステップ電圧応答である。このステップ状に入力電圧
が変化するということは、この変化の時の周波数スペク
トルは、各周波数を含んでいるということである。従っ
て、スイッチトキャパシタフィルタの入力には、同時に
各周波数が入力されたことと同じであり、スイッチトキ
ャパシタフィルタ回路の出力には、スイッチトキャパシ
タフィルタ回路の帯域の周波数成分しか出力されない。
第２図（ｂ）に示されるスイッチトキャパシタフィルタ
回路４の出力電圧をディジタルテスト装置５が、ある一
定時間間隔でサンプリングし、出力電圧が高レベル基準
電圧３．０Ｖ未満、低レベル基準電圧２．０ｖ以上であ
れば変化がないと判別し、出力電圧が高レベル基準電圧
３．０Ｖ以上と、低レベル基準電圧２．０Ｖ以下になれ
ば、変化があると判別するように、２つの基準電圧２．
ＯＶ、３．ＯＶを定めておく。
回路４の出力電圧をディジタルテスト装置５が、ある一
定時間間隔でサンプリングし、出力電圧が高レベル基準
電圧３．０Ｖ未満、低レベル基準電圧２．０ｖ以上であ
れば変化がないと判別し、出力電圧が高レベル基準電圧
３．０Ｖ以上と、低レベル基準電圧２．０Ｖ以下になれ
ば、変化があると判別するように、２つの基準電圧２．
ＯＶ、３．ＯＶを定めておく。
従って、出力電圧の変化があったと判別されれば、この
スイッチトキャパシタフィルタ回路部４は正常に導通し
ていると判定される。
スイッチトキャパシタフィルタ回路部４は正常に導通し
ていると判定される。
最後に、スイッチ６１．６２は、スイッチトキャパシタ
フィルタ回路部４の入出力信号が、アナログテスト装置
６に入出力されるように接続され、従来のスイッチトキ
ャパシタフィルタ回路部４の特性評価が実施される。
フィルタ回路部４の入出力信号が、アナログテスト装置
６に入出力されるように接続され、従来のスイッチトキ
ャパシタフィルタ回路部４の特性評価が実施される。
発明の効果
本発明の集積回路テスト装置によれば、スイッチトキャ
パシタフィルタ回路の入力信号を゛ステップ状に変化さ
せ、出力電圧の変化を判別することにより、スイッチト
キャパシタフィルタ回路の導通テストを実施でき、テス
ト時間の短縮、つまり、製品コストへのテスト時間の影
響を削減することができる。
パシタフィルタ回路の入力信号を゛ステップ状に変化さ
せ、出力電圧の変化を判別することにより、スイッチト
キャパシタフィルタ回路の導通テストを実施でき、テス
ト時間の短縮、つまり、製品コストへのテスト時間の影
響を削減することができる。
第１図は本発明の集積回路テスト装置のアナログディジ
タル混在集積回路のテスト実施例を示す出力信号の波形
図、第３図は従来のテスト装置を使用したアナログ・デ
ィジタル混在集積回路のテストを示すブロック図である
。 １・・・・・・アナログ・ディジタル混在集積回路、２
・・・・・・ディジタル回路部、３・・・・・・アナロ
グ回路部、４・・・・・・スイッチトキャパシタフィル
タ回路部、５・・・・・・ディジタルテスト装置、６・
・・・・・アナログテスト装置、２１，４１・・・・・
・入力端子、２２．４２・・・・・・出力端子、５１．
５２．６１．６２・・・・・・スイッチ。 代理人の氏名 弁理士 中尾敏男 はが１名２／ 、４
／−−一人力ｍ″３−
タル混在集積回路のテスト実施例を示す出力信号の波形
図、第３図は従来のテスト装置を使用したアナログ・デ
ィジタル混在集積回路のテストを示すブロック図である
。 １・・・・・・アナログ・ディジタル混在集積回路、２
・・・・・・ディジタル回路部、３・・・・・・アナロ
グ回路部、４・・・・・・スイッチトキャパシタフィル
タ回路部、５・・・・・・ディジタルテスト装置、６・
・・・・・アナログテスト装置、２１，４１・・・・・
・入力端子、２２．４２・・・・・・出力端子、５１．
５２．６１．６２・・・・・・スイッチ。 代理人の氏名 弁理士 中尾敏男 はが１名２／ 、４
／−−一人力ｍ″３−
Claims (1)
- スイッチトキャパシタフィルタ回路を含んだアナログ
・ディジタル混在集積回路の前記スイッチトキャパシタ
フィルタ回路の入力端子への入力信号をステップ状に変
化させ、前記スイッチトキャパシタフィルタ回路の出力
電圧を判定することを特徴とする集積回路テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287906A JPH01129174A (ja) | 1987-11-13 | 1987-11-13 | 集積回路テスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287906A JPH01129174A (ja) | 1987-11-13 | 1987-11-13 | 集積回路テスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129174A true JPH01129174A (ja) | 1989-05-22 |
Family
ID=17723253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287906A Pending JPH01129174A (ja) | 1987-11-13 | 1987-11-13 | 集積回路テスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01129174A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426144A (en) * | 1977-07-27 | 1979-02-27 | Regiyurusu Intern Kiyapitaru C | Gas dynamic device |
| JPS57157164A (en) * | 1981-03-25 | 1982-09-28 | Nippon Telegr & Teleph Corp <Ntt> | Testing method for reliability in thermo-acceleration of integrated circuit |
-
1987
- 1987-11-13 JP JP62287906A patent/JPH01129174A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426144A (en) * | 1977-07-27 | 1979-02-27 | Regiyurusu Intern Kiyapitaru C | Gas dynamic device |
| JPS57157164A (en) * | 1981-03-25 | 1982-09-28 | Nippon Telegr & Teleph Corp <Ntt> | Testing method for reliability in thermo-acceleration of integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
| US4799008A (en) | AC level calibration apparatus | |
| US4947106A (en) | Programmatically generated in-circuit test of analog to digital converters | |
| US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
| JPS6144371A (ja) | 半導体試験装置 | |
| CN111220901B (zh) | 运放测试系统和方法 | |
| JP3092590B2 (ja) | 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JPH01140083A (ja) | 集積回路テスト装置 | |
| JP2959174B2 (ja) | 集積回路 | |
| JPS6195258A (ja) | 集積回路の試験装置 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JPH0396872A (ja) | コイル試験方法とその方法に用いる装置 | |
| US5625566A (en) | Configuration dependent auto-biasing of bipolar transistor | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JP2003207550A (ja) | 半導体集積回路の試験方法及び装置 | |
| JPS60143787A (ja) | 演算増幅器の試験方法 | |
| JPH09101330A (ja) | プルアップ抵抗及びプルダウン抵抗の自動試験器 | |
| JPH06130120A (ja) | 半導体集積回路の試験方法 | |
| JPH05119115A (ja) | 録音再生アンプ付スピーチネツトワークｉｃのテスト方法 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
| JPH11202032A (ja) | 基板検査方法、およびこの方法を使用した基板検査装置 | |
| JPH03214079A (ja) | Ｉｃの入力スレショルド測定装置 | |
| JPH05196699A (ja) | 半導体集積回路 |