JPH01129332A - System for detecting program traveling condition - Google Patents

System for detecting program traveling condition

Info

Publication number
JPH01129332A
JPH01129332A JP62287155A JP28715587A JPH01129332A JP H01129332 A JPH01129332 A JP H01129332A JP 62287155 A JP62287155 A JP 62287155A JP 28715587 A JP28715587 A JP 28715587A JP H01129332 A JPH01129332 A JP H01129332A
Authority
JP
Japan
Prior art keywords
memory
trace
program
contents
printing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62287155A
Other languages
Japanese (ja)
Inventor
Kimihiko Fukuda
福田 公彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62287155A priority Critical patent/JPH01129332A/en
Publication of JPH01129332A publication Critical patent/JPH01129332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To recognize which part of an evaluating object program is not evaluated (not executed) yet by print-outputting the contents of a trace memory after a test program is executed in evaluation at a program developing time. CONSTITUTION:When a memory 3 is accessed, data '1' is set to the same address of a trace memory 4. A decoder 2 decodes a signal on an address bus 7 and whether the access is a memory access or not is also decided to the memory 3 and the trace memory 4. The contents of the trace memory 4 can be outputted through a printing device control part 5 to a printing device 6. When the contents of the trace memory 4 are wholly cleared with '0' before a trace is started and the test program for evaluation is executed, the data pattern of '1'/'0' is prepared in the trace memory 4 and the contents are outputted to the printing device 6 after the trace. Thus, the executing result of the test program can be easily evaluated.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプログラム!!IIJ御万式の情報処理装置に
関し、特にプログラム走行時のアクセス状態検出方式に
関する。
[Detailed Description of the Invention] (Industrial Application Field) The present invention is a program! ! The present invention relates to IIJ Omanshiki's information processing device, and particularly relates to an access state detection method when running a program.

(従来の技術) 従来、プログラムを開発してその正当性全評価する場合
には、テストプログラムを実行し、その結果を確認する
ことにより間接的に評価する方式が公知である。
(Prior Art) Conventionally, when a program is developed and its validity is fully evaluated, a method is known in which the evaluation is performed indirectly by executing a test program and checking the result.

(発明が解決しようとする問題点) 上述した従来のプログラム走行状態検出方式では、肖該
テストプログラム全実行させて評価の対象となるプログ
ラム全体のうち、どのぐらいが実行されたかを知ること
ができず、すべてのルーチンを評価したか否か全判定す
ることが困矯であると云う欠点がある。
(Problems to be Solved by the Invention) In the conventional program running state detection method described above, it is not possible to know how much of the entire program to be evaluated has been executed by running the entire portrait test program. First, it has the disadvantage that it is difficult to fully determine whether all routines have been evaluated.

本発明の目的は、プログラム開発時の評価においてテス
トプログラムを実行した後、トレースメモリの内容全印
字出力することによって上記入点金除去し、テストプロ
グラムの実行結果を容易に評価できるよりに構成したグ
ログラム走行状態検出方式全提供することにある。
An object of the present invention is to print out the entire contents of the trace memory after executing a test program during evaluation during program development, thereby removing the above-mentioned points and making it possible to easily evaluate the execution results of the test program. The purpose is to provide a full range of grogram running state detection methods.

(問題点全解決するための手段) 本発明によるプログラム走行状態検出方式は中央処理部
と、メモリと、トレースメモリと、印字装置と全具備し
て宿成したものである。
(Means for Solving All Problems) The program running state detection method according to the present invention is implemented by including a central processing section, a memory, a trace memory, and a printing device.

中央処理部は、ストアドプログラム万式により情報処理
を実行するためのものである。
The central processing unit is for executing information processing using a variety of stored programs.

メモリは、プログラム全格納するtめのものである。The memory is the tth one that stores the entire program.

トレースメモリは、メモリのアドレスエリアと同等以上
のアドレスエリアを有し、メモリがアクセスされた場合
に、アクセスアドレスに対応したアドレスのビットをセ
ット/リセットすることができ、メモリの内容?トレー
スするためのものである。
The trace memory has an address area that is equal to or larger than the address area of the memory, and when the memory is accessed, it can set/reset the bit at the address corresponding to the access address, and the contents of the memory? It is for tracing.

印字装Rは、トレースメモリの内容を印字して、プログ
ラム全走行した後のメモリアクセス状、悩ヲ検出するた
めのものである。
The printing device R is for printing the contents of the trace memory and detecting memory access conditions and problems after the entire program has run.

(実施例) 次に、本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明によるプログラム走行状B検出万式の
一実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a program running state B detection system according to the present invention.

第1図において、1は中央処理部、2はデコーダ、3は
メモリ、4はトレースメモリ% 5は印字装置制御部、
6は印字装置、7はアドレスバス、8はデータバスであ
る。
In FIG. 1, 1 is a central processing unit, 2 is a decoder, 3 is a memory, 4 is a trace memory%, 5 is a printing device control unit,
6 is a printing device, 7 is an address bus, and 8 is a data bus.

メモリ3はプログラムを格納するためのものであり、中
央処理部1はメモリ3よりプログラムを取出して実行す
るためのものである。
The memory 3 is for storing programs, and the central processing unit 1 is for taking out programs from the memory 3 and executing them.

中央処理W51から外部へのアクセスは、アドレスバス
7とデータバス8とによって実施される。
Access from the central processing W51 to the outside is performed by the address bus 7 and the data bus 8.

トレースメモリ4はメモリ3と同じアドレスで同じワー
ド数をもっているが、トレースメモリ4のデータ幅は1
ビツト/ワードである。メモリ3がアクセスされると、
トレースメモリ4の同じアドレスにデータ″′1”がセ
ットされる。
Trace memory 4 has the same address and the same number of words as memory 3, but the data width of trace memory 4 is 1.
Bit/word. When memory 3 is accessed,
Data "'1" is set at the same address in the trace memory 4.

デコーダ2は、アドレスバス7上の信号全デコードし、
メモリ3およびトレースメモリ4に対してメモリアクセ
スであるか否か全判定する。
Decoder 2 decodes all signals on address bus 7,
A complete determination is made as to whether or not memory 3 and trace memory 4 are accessed.

トレースメモリ4の内容は、印字装置制御部5を介して
印字装置6へ出力することができる。
The contents of the trace memory 4 can be output to the printing device 6 via the printing device control section 5.

トレース全開始する前にトレースメモリ4の内容全すべ
て0”でクリアしておき、評価用のテストプログラム全
実行すると、トレースメモリ4にはl”/″0″のデー
タパターンが作成され、トレースの後にその内容が印字
装置6に出力される。
Before starting the trace, all contents of the trace memory 4 are cleared to 0", and when the entire evaluation test program is executed, a data pattern of l"/"0" is created in the trace memory 4, and the trace memory 4 is cleared to 0". Afterwards, the contents are outputted to the printing device 6.

(発明の効果〕 以上説明したように本発明は、プログラム開発時の評価
においてテストプログラム全実行し九後、トレースメモ
リの内容上印字出力することにより%実行されたアドレ
スを容易に確認でき、評価対象プログラムのどこが未評
価(未実行)であるか全把握できると云う効果がある。
(Effects of the Invention) As explained above, the present invention enables easy confirmation of the executed addresses by printing out the contents of the trace memory after the entire test program has been executed during evaluation during program development. This has the effect of being able to fully understand which parts of the target program have not been evaluated (not executed).

また、プログラムのデバッグが容易になるので、結果的
に出荷後にトラブルの起ることがないと云う効果がある
Further, since the program can be easily debugged, there is an effect that no trouble occurs after shipment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によるプログラム走行状態検出方式の
一実施例を示すブロック図である。 1・・・中央処理部   2・・・デコーダ3・・・メ
モリ      4・・・トレースメモリ5・・・印字
装置制御部 6・・・印字装置7・・・アドレスバス 
 8・・・データパス特許出願人  日本電気株式会社
FIG. 1 is a block diagram showing an embodiment of a program running state detection method according to the present invention. 1... Central processing unit 2... Decoder 3... Memory 4... Trace memory 5... Printing device control section 6... Printing device 7... Address bus
8...Datapass patent applicant NEC Corporation

Claims (1)

【特許請求の範囲】[Claims] ストアドプログラム方式により情報処理を実行するため
の中央処理部と、プログラムを格納するためのメモリと
、前記メモリのアドレスエリアと同等以上のアドレスエ
リアを有し、前記メモリがアクセスされた場合にアクセ
スアドレスに対応したアドレスのビットをセット/リセ
ットすることができ、前記メモリの内容をトレースする
ためのトレースメモリと、前記トレースメモリの内容を
印字して前記プログラムを走行した後のメモリアクセス
状態を検出するための印字装置とを具備して構成したこ
とを特徴とするプログラム走行状態検出方式。
It has a central processing unit for executing information processing using a stored program method, a memory for storing programs, and an address area that is equal to or larger than the address area of the memory, and an access address when the memory is accessed. A trace memory for tracing the contents of the memory, and a memory access state after the program is run by printing the contents of the trace memory. A program running state detection method characterized by comprising a printing device for detecting a program.
JP62287155A 1987-11-13 1987-11-13 System for detecting program traveling condition Pending JPH01129332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62287155A JPH01129332A (en) 1987-11-13 1987-11-13 System for detecting program traveling condition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62287155A JPH01129332A (en) 1987-11-13 1987-11-13 System for detecting program traveling condition

Publications (1)

Publication Number Publication Date
JPH01129332A true JPH01129332A (en) 1989-05-22

Family

ID=17713787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62287155A Pending JPH01129332A (en) 1987-11-13 1987-11-13 System for detecting program traveling condition

Country Status (1)

Country Link
JP (1) JPH01129332A (en)

Similar Documents

Publication Publication Date Title
US4423508A (en) Logic tracing apparatus
JPS61229134A (en) Microcomputer
JPH01129332A (en) System for detecting program traveling condition
KR940007675A (en) Data Processor and Debug Device Using It
JPH11167500A (en) Event circuit and debug system for emulator device
JPH0581087A (en) Processor monitoring system
JP3087282B2 (en) Software development support equipment
JP2704117B2 (en) Simulator
JPH0448257B2 (en)
JPS6160146A (en) Check system of microprogram
JPS6123248A (en) Test system of data processor
JPS6269329A (en) Detecting system for breakage position of memory
JPS63289654A (en) Program branching instruction monitoring system
JPH01214942A (en) In-circuit emulator
JPS60198646A (en) Error producing system of control storage
JPS6227421B2 (en)
JPS62290944A (en) Evaluation system for microprogram
JPS63113743A (en) Debugging system for computer hardware
JPS60549A (en) Memory testing system
JPH02216546A (en) Program debugging supporting system for information processing system
JPS6355091B2 (en)
JPH02144734A (en) Detector for program running state
JPH04369751A (en) Memory collapse detection system
JPH06202904A (en) Development support device
JPS603760A (en) Program analyzer