JPH02216546A - Program debugging supporting system for information processing system - Google Patents

Program debugging supporting system for information processing system

Info

Publication number
JPH02216546A
JPH02216546A JP1037409A JP3740989A JPH02216546A JP H02216546 A JPH02216546 A JP H02216546A JP 1037409 A JP1037409 A JP 1037409A JP 3740989 A JP3740989 A JP 3740989A JP H02216546 A JPH02216546 A JP H02216546A
Authority
JP
Japan
Prior art keywords
stack
program
brake
breakpoint
stack area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1037409A
Other languages
Japanese (ja)
Inventor
Yasushi Kimura
靖 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Hokuriku Ltd filed Critical NEC Software Hokuriku Ltd
Priority to JP1037409A priority Critical patent/JPH02216546A/en
Publication of JPH02216546A publication Critical patent/JPH02216546A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To learn the number of the passing times of respective brake points and a passing order by stacking a counter value in stack areas corresponding to the brake points at the passing timing of respective brake points while a program in which plural brake points are set travels. CONSTITUTION:At the time of program debugging, an address setting the brake point is previously inputted from an input means 3 to a program to be debugged 20, and a brake point setting means 10 sets the brake point by replacing the instruction of the set address with an interruption generation instruction. A stack area securing means 11 secures the stack areas 21 respective brake points in a main storage device 2. An interruption occurs at the time of passing the brake point while the instruction is executed, and an interruption discrimination means 15 stores the value of counter 16 in the stack area 21 of the corresponding brake point through a stack storage means 14.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムのプログラムデバグ支援方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a program debugging support method for an information processing system.

〔従来の技術〕[Conventional technology]

従来、この種のプログラムデバグ支援方式は、プログラ
ム中に複数のブレークポイントを設定すると共にブレー
クポイント毎にカウンタを用意し、10グラムが走行し
てそれぞれのブレークポイント通過時にブレークポイン
トに対応したカウンタをカウントアツプすることにより
ブレークポイントの通過回数を測定し、プログラムの流
れをデバグしていた。
Conventionally, this type of program debugging support method sets multiple breakpoints in a program and prepares a counter for each breakpoint, and when 10 grams runs and passes each breakpoint, a counter corresponding to the breakpoint is set. By counting up, the number of times a breakpoint was passed was measured and the flow of the program was debugged.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のプログラムデバグ支援方式は、ブレーク
ポイント毎にカウンタを持ち、ブレークポイントの通過
回数を測定することによりプログラム制御の流れを測定
しているので、繰り返し使用されるプログラム中に複数
のブレークポイントを設定しプログラム制御の流れを測
定する場合、1度目に使用された時のプログラム制御の
流れと2度目に使用された時のプログラム制御の流れと
が混同されて不明確になるという欠点がある。
The conventional program debugging support method described above has a counter for each breakpoint and measures the flow of program control by measuring the number of times the breakpoint has passed. When measuring the program control flow by setting , there is a drawback that the program control flow when used for the first time is confused with the program control flow when used for the second time, making it unclear. .

〔課題を解決するための手段〕[Means to solve the problem]

本発明のプログラムデバグ支援方式は、デバグ対象プロ
グラムに対しブレークポイントを設定するブレークポイ
ント設定手段と、前記ブレークポイント設定手段で設定
するブレークポイントのおのおのに対応してスタック領
域を確保するスタック領域確保手段と、前記スタック領
域確保手段により確保され前記ブレークポイント設定手
段で設定されたブレークポイントの各々に対応してスタ
ックデータを格納するスタック領域と、前記スタックデ
ータを読み出す毎にカウンタ値を更新するカウンタと、
前記デバグ対象プログラムが走行してブレークポイント
を通過する時、前記カウンタの値を読み出し前記スタッ
ク領域へ値を格納するスタック格納手段とを備えて構成
される。
The program debugging support system of the present invention includes a breakpoint setting means for setting breakpoints in a program to be debugged, and a stack area securing means for securing a stack area corresponding to each breakpoint set by the breakpoint setting means. a stack area secured by the stack area securing means and storing stack data corresponding to each of the breakpoints set by the breakpoint setting means; and a counter that updates a counter value each time the stack data is read. ,
When the program to be debugged runs and passes a breakpoint, it is configured to include stack storage means for reading the value of the counter and storing the value in the stack area.

〔実施例〕 次に、本発明について図面を参照して説明する。〔Example〕 Next, the present invention will be explained with reference to the drawings.

第1図を参照すると本発明の一実施例は、中央処理装置
1と、主記憶装置2と、入力手段3と、出力手段4とか
らなっている。また中央処理装置1は、ブレークポイン
ト設定手段10と、スタック領域確保手段11と、命令
実行手段1.2と、割込み検出手段13と、スタック格
納手段14と、割込み判別手段15と、カウンタ16と
、スタック内容編集手段17とで構成されており、さら
に主記憶装置2は、デバグ対象プログラム20と、スタ
ック領域21とで構成されている。
Referring to FIG. 1, one embodiment of the present invention comprises a central processing unit 1, a main memory 2, input means 3, and output means 4. The central processing unit 1 also includes a breakpoint setting means 10, a stack area securing means 11, an instruction execution means 1.2, an interrupt detection means 13, a stack storage means 14, an interrupt determination means 15, and a counter 16. , a stack content editing means 17, and the main storage device 2 further includes a debug target program 20 and a stack area 21.

次に、図面を参照しながら本発明の実施例の動作を説明
する。
Next, the operation of the embodiment of the present invention will be explained with reference to the drawings.

プログラムデバグ時は、事前に入力手段3からデバグ対
象プログラム20に対してブレークポイントを設定する
アドレスが入力される。ブレークポイント設定手段lO
は、デバグ対象プログラム20に対して、入力手段3か
ら入力されたアドレスの命令を、割込みの発生する命令
に置き換えることにより、ブレークポイントを設定する
0次にスタック領域確保手段11は、主記憶装置2にブ
レークポイント毎にスタック領域21を確保する。
When debugging a program, an address for setting a breakpoint in the program 20 to be debugged is input in advance from the input means 3. Breakpoint setting means lO
sets a breakpoint in the program 20 to be debugged by replacing the instruction at the address input from the input means 3 with an instruction that causes an interrupt. 2, a stack area 21 is secured for each breakpoint.

さらに、プログラムデバグ時には、命令実行手段12は
、デバグ対象プログラム20の命令を1命令ずつ取り出
し実行する。命令実行中にブレークポイントに対する割
込みが発生した場合、割込みは、割込み検出手段13に
より検出され、スタック格納手段14に通知される。ス
タック格納手段14は、割込み判別手段15により、割
込みがどのブレークポイントに対する割込みであるかを
判別した後、対応するスタック領域21ヘカウンタ16
の値を読み出してスタックする。
Furthermore, when debugging a program, the instruction execution means 12 extracts and executes instructions of the program 20 to be debugged one by one. When an interrupt occurs at a breakpoint during instruction execution, the interrupt is detected by the interrupt detection means 13 and notified to the stack storage means 14. After the interrupt determining means 15 determines which breakpoint the interrupt corresponds to, the stack storing means 14 stores the interrupt in the corresponding stack area 21 using the counter 16.
Read the value of and stack it.

それぞれのブレークポイントに対する領域21を参照す
る場合、入力手段3からの指示によりスタック内容編集
手段17が、スタック領域21の内容を読み出し、編集
した後、編集されたスタック領域21の内容は、出力手
段4から出力される。
When referring to the area 21 for each breakpoint, the stack content editing unit 17 reads and edits the contents of the stack area 21 according to instructions from the input unit 3, and then the edited contents of the stack area 21 are output to the output unit. Output from 4.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、複数のブレークポイント
を設定したプログラムを走行して、ブレークポイント通
過時、各々のブレークポイントに対応したスタック領域
にカウンタ値をスタックすることにより、プログラムが
各々のブレークポイントを通過した回数と共に通過した
順序を明確にできるという効果がある。
As explained above, the present invention runs a program with multiple breakpoints set, and when a breakpoint is passed, a counter value is stacked in the stack area corresponding to each breakpoint. This has the effect of clarifying the number of times a point has been passed and the order in which the point has been passed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すブロック図であ
る。 1・・・中央処理装置、2・・・主記憶装置、3・・・
入力手段、4・・・出力手段、10・・・ブレークポイ
ント設定手段、11・・・スタック領域確保手段、12
・・・命令実行手段、13・・・割込み検出手段、14
・・・スタック格納手段、15・・・割込み判別手段、
16・・・カウンタ、17・・・スタック内容編集手段
、20・・・デf「バグ対象プログラム、21・・・ス
タック領域。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. 1...Central processing unit, 2...Main storage device, 3...
Input means, 4... Output means, 10... Break point setting means, 11... Stack area securing means, 12
. . . Instruction execution means, 13 . . . Interrupt detection means, 14
. . . stack storage means, 15 . . . interrupt determination means,
16... Counter, 17... Stack content editing means, 20... Def "bug target program, 21... Stack area.

Claims (1)

【特許請求の範囲】[Claims]  デバグ対象プログラムに対しブレークポイントを設定
するブレークポイント設定手段と、前記ブレークポイン
ト設定手段で設定するブレークポイントのおのおのに対
応してスタック領域を確保するスタック領域確保手段と
、前記スタック領域確保手段により確保され前記ブレー
クポイント設定手段で設定されたブレークポイントの各
々に対応してスタックデータを格納するスタック領域と
、前記スタックデータを読み出す毎にカウンタ値を更新
するカウンタと、前記デバグ対象プログラムが走行して
ブレークポイントを通過する時、前記カウンタの値を読
み出し前記スタック領域へ値を格納するスタック格納手
段とを備えて成ることを特徴とする情報処理システムの
プログラムデバグ支援方式。
A breakpoint setting means for setting breakpoints in a program to be debugged; a stack area securing means for securing a stack area corresponding to each breakpoint set by the breakpoint setting means; and a stack area securing means secured by the stack area securing means. a stack area for storing stack data corresponding to each of the breakpoints set by the breakpoint setting means; a counter for updating a counter value each time the stack data is read; 1. A program debugging support method for an information processing system, comprising: stack storage means for reading the value of the counter and storing the value in the stack area when a breakpoint is passed.
JP1037409A 1989-02-17 1989-02-17 Program debugging supporting system for information processing system Pending JPH02216546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1037409A JPH02216546A (en) 1989-02-17 1989-02-17 Program debugging supporting system for information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1037409A JPH02216546A (en) 1989-02-17 1989-02-17 Program debugging supporting system for information processing system

Publications (1)

Publication Number Publication Date
JPH02216546A true JPH02216546A (en) 1990-08-29

Family

ID=12496727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1037409A Pending JPH02216546A (en) 1989-02-17 1989-02-17 Program debugging supporting system for information processing system

Country Status (1)

Country Link
JP (1) JPH02216546A (en)

Similar Documents

Publication Publication Date Title
JPH02216546A (en) Program debugging supporting system for information processing system
JP3389745B2 (en) Apparatus and method for measuring program performance
JPH0283749A (en) Microprocessor internal interrupt control method
JPH04540A (en) Debugging device
JPH01311335A (en) Program comprehensive ratio measuring system
JPH02268343A (en) Instruction frequency measuring system
JPH03294934A (en) Debugger for high level program lenguage
JPS6341950A (en) Branch instruction execution measurement controlling system
JPH0326416B2 (en)
JPS63289654A (en) Program branching instruction monitoring system
JPS63103337A (en) Address stopping circuit for testing instrument
JPH05324402A (en) Program test status measurement method
JPH0236435A (en) Module test system
JPS6324425A (en) Test comprehensive state detection system
JPH01129332A (en) System for detecting program traveling condition
JPH01246638A (en) Area error decision system for write instruction
JPS605355A (en) Program route recording device
JPH03209542A (en) System and device for automatic production of interlocking test data on communication control program
JPS63292244A (en) Pseudo fault generating system
JPH02226441A (en) Software test device
JPS5991542A (en) Microprogram tracing device
JPS6170644A (en) Program debugging system
JPS62290944A (en) Evaluation system for microprogram
JPS6325743A (en) Evaluation system for microprogram
JPH0264744A (en) Fault analyzing information acquiring system