JPH01129332A - プログラム走行状態検出方式

Info

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

【発明の詳細な説明】（産業上の利用分野）本発明はプログラム！！ＩＩＪ御万式の情報処理装置に
関し、特にプログラム走行時のアクセス状態検出方式に
関する。

（従来の技術）従来、プログラムを開発してその正当性全評価する場合
には、テストプログラムを実行し、その結果を確認する
ことにより間接的に評価する方式が公知である。

（発明が解決しようとする問題点）上述した従来のプログラム走行状態検出方式では、肖該
テストプログラム全実行させて評価の対象となるプログ
ラム全体のうち、どのぐらいが実行されたかを知ること
ができず、すべてのルーチンを評価したか否か全判定す
ることが困矯であると云う欠点がある。

本発明の目的は、プログラム開発時の評価においてテス
トプログラムを実行した後、トレースメモリの内容全印
字出力することによって上記入点金除去し、テストプロ
グラムの実行結果を容易に評価できるよりに構成したグ
ログラム走行状態検出方式全提供することにある。

（問題点全解決するための手段）本発明によるプログラム走行状態検出方式は中央処理部
と、メモリと、トレースメモリと、印字装置と全具備し
て宿成したものである。

中央処理部は、ストアドプログラム万式により情報処理
を実行するためのものである。

メモリは、プログラム全格納するｔめのものである。

トレースメモリは、メモリのアドレスエリアと同等以上
のアドレスエリアを有し、メモリがアクセスされた場合
に、アクセスアドレスに対応したアドレスのビットをセ
ット／リセットすることができ、メモリの内容？トレー
スするためのものである。

印字装Ｒは、トレースメモリの内容を印字して、プログ
ラム全走行した後のメモリアクセス状、悩ヲ検出するた
めのものである。

（実施例）次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明によるプログラム走行状Ｂ検出万式の
一実施例を示すブロック図である。

第１図において、１は中央処理部、２はデコーダ、３は
メモリ、４はトレースメモリ％　５は印字装置制御部、
６は印字装置、７はアドレスバス、８はデータバスであ
る。

メモリ３はプログラムを格納するためのものであり、中
央処理部１はメモリ３よりプログラムを取出して実行す
るためのものである。

中央処理Ｗ５１から外部へのアクセスは、アドレスバス
７とデータバス８とによって実施される。

トレースメモリ４はメモリ３と同じアドレスで同じワー
ド数をもっているが、トレースメモリ４のデータ幅は１
ビツト／ワードである。メモリ３がアクセスされると、
トレースメモリ４の同じアドレスにデータ″′１”がセ
ットされる。

デコーダ２は、アドレスバス７上の信号全デコードし、
メモリ３およびトレースメモリ４に対してメモリアクセ
スであるか否か全判定する。

トレースメモリ４の内容は、印字装置制御部５を介して
印字装置６へ出力することができる。

トレース全開始する前にトレースメモリ４の内容全すべ
て０”でクリアしておき、評価用のテストプログラム全
実行すると、トレースメモリ４にはｌ”／″０″のデー
タパターンが作成され、トレースの後にその内容が印字
装置６に出力される。

（発明の効果〕以上説明したように本発明は、プログラム開発時の評価
においてテストプログラム全実行し九後、トレースメモ
リの内容上印字出力することにより％実行されたアドレ
スを容易に確認でき、評価対象プログラムのどこが未評
価（未実行）であるか全把握できると云う効果がある。

また、プログラムのデバッグが容易になるので、結果的
に出荷後にトラブルの起ることがないと云う効果がある
。

【図面の簡単な説明】

第１図は、本発明によるプログラム走行状態検出方式の
一実施例を示すブロック図である。１・・・中央処理部　　　２・・・デコーダ３・・・メ
モリ　　　　　　４・・・トレースメモリ５・・・印字
装置制御部　６・・・印字装置７・・・アドレスバス　
　８・・・データパス特許出願人　　日本電気株式会社

【特許請求の範囲】