JPH01129728U - - Google Patents
Info
- Publication number
- JPH01129728U JPH01129728U JP2455488U JP2455488U JPH01129728U JP H01129728 U JPH01129728 U JP H01129728U JP 2455488 U JP2455488 U JP 2455488U JP 2455488 U JP2455488 U JP 2455488U JP H01129728 U JPH01129728 U JP H01129728U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- maintaining
- low level
- level state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Keying Circuit Devices (AREA)
Description
第１図は本考案の一実施例によるＤＩＰ型スイ
ツチの回路構成図、第２図ａ，ｂは第１図のＤＩ
Ｐ型スイツチの動作説明図である。 １：ＤＩＰ型スイツチ本体、２：端子、３：ス
イツチ切替部、５：抵抗、７：電源端子、８：ア
ース端子、９，１０：回路。
ツチの回路構成図、第２図ａ，ｂは第１図のＤＩ
Ｐ型スイツチの動作説明図である。 １：ＤＩＰ型スイツチ本体、２：端子、３：ス
イツチ切替部、５：抵抗、７：電源端子、８：ア
ース端子、９，１０：回路。
Claims (1)
- 【実用新案登録請求の範囲】 少なくとも１つ以上のスイツチと、前記スイツ
チの数と対応し、かつ目的とする回路の入力端子
と接続される接続端子とを有するＤＩＰ型スイツ
チにおいて、 ハイレベル状態を保持するためにプルアツプ用
抵抗を内蔵した第１の回路と、 ローレベル状態を保持するための第２の回路と
を設け、 前記スイツチの切替えにより前記接続端子と第
１の回路又は第２の回路との接続を行なうことを
特徴とするＤＩＰ型スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2455488U JPH01129728U (ja) | 1988-02-26 | 1988-02-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2455488U JPH01129728U (ja) | 1988-02-26 | 1988-02-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129728U true JPH01129728U (ja) | 1989-09-04 |
Family
ID=31244501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2455488U Pending JPH01129728U (ja) | 1988-02-26 | 1988-02-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01129728U (ja) |
-
1988
- 1988-02-26 JP JP2455488U patent/JPH01129728U/ja active Pending