JPH01130233A - バス診断データ獲得方式 - Google Patents

バス診断データ獲得方式

Info

Publication number
JPH01130233A
JPH01130233A JP62290264A JP29026487A JPH01130233A JP H01130233 A JPH01130233 A JP H01130233A JP 62290264 A JP62290264 A JP 62290264A JP 29026487 A JP29026487 A JP 29026487A JP H01130233 A JPH01130233 A JP H01130233A
Authority
JP
Japan
Prior art keywords
bus
data
register
data acquisition
latched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62290264A
Other languages
English (en)
Inventor
Atsushi Kurita
栗田 淳
Hiroyuki Shimizu
弘幸 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Priority to JP62290264A priority Critical patent/JPH01130233A/ja
Publication of JPH01130233A publication Critical patent/JPH01130233A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はバスを介して装置間にデータ転送を行なうシス
テムに障害が発生した場合、バスの障害なのかそれとも
バスに接続されている装置の障害なのかを簡単に切り分
けるため等に有効なバス診断データ獲得方式に関する。
〔従来技術およびその問題点〕
多くの電子機器において、中央制御装置から共通バスを
介して各種の従属回路(あるいは装置等)へデータを送
る構成がとられている。中央制御装置からのデータが正
しく従属回路に届いているかを確認するため、従来は第
3図に示すように、各従属回路351〜357内にデー
タをラッチしまたラッチしたデータを送り出すための専
用のデータチエツク角レジスタ371〜377を設けて
いた。
しかしながら、上述のような従来の構成をとった場合、
従属回路毎に専用のレジスタを設けなければならないた
め、ハードウェアの無駄が多い。
特に従属回路数が数10〜100以上にも達す本場合は
大きな問題となる。またある従属回路にとって禁止され
ている入力データについてはテストを行なうことができ
ない。更には、上述のような構成でテストを行なった結
果、異常なデータが受信されたということが検出されて
も、障害が発生したのは共通バスなのか、それとも従属
回路であるかの切り分けが不可能であるという問題もあ
る。
〔発明の目的〕
本発明の目的は上述した従来技術の問題点を解消し、バ
ス上の通信の異常がバス自体の障害なのか否かを簡単に
判別できるようにすることを目的とする。    ” 〔発明の概要〕 本発明の一実施例によれば1診断対象のシステムのバス
にレジスタが接続されるみバス上で通信が行なわれる毎
にバス上のデータがこのレジスタにストアされる。必要
な時点でこのレジスタの内容が読み出される。この読み
出されたデータをチエツクすることにより、先にバス上
に送り出されたデータがバス上で正しい値をとっていた
か否かが判定できるので、バス異常の有無がわかる。
〔発明の実施例〕
第1図は本発明の一実施例に基いて構成されたバスシス
テムのブロック図である。
同図においては、第3図に示した従来例とは異なり、共
通のデータチエyり用レジスタ17が共通バス13に接
続されている。中央制御装置11が従属回路151〜1
57等にデータを与えるため、そのデータを共通バス1
3上に与えると、データチエツク用レジスタ17はこの
バス上の通信を「傍受」してラッチする。データチエツ
ク用レジスタ17は自分への読出し要求に応答して、先
程ラッチしたデータを共通バス13へ与えるっ第1図に
示すバスシステムのテストを行ないたい場合、たとえば
中央制御装置11は適当な従属回路151〜157等に
テストデータを書込む。あるいは、いずれの従属回路に
も割当てられていない空きアドレスに対して書込み動作
を行なってもよい。このとき共通バス13上に現れた書
込みデータがデータチエツク用レジスタ17にもラッチ
される。次いでデータチエツク用レジスタ17を読出す
と、先程共通バス13上に存在したデータが共通バス1
3に与えられる。中央制御装置11はこのデータを取込
んでテストデータと比較する。
その結果、もし不一致なら共通バス13に障害が発生し
たことがわかる。
データチエツク用レジスタ17は共通バス13上で通信
が行なわれる毎にバス上のデータをラッチする。従って
、ある従属回路にアクセスしてそこへ書込んだデータが
異常であることが別途設けられたエラー通報信号線(図
示せず)等によって従属回路から中央制御装置11に伝
えられた場合。
データチエツク用レジスタ17にラッチされているデー
タを読出す。このデータを書込みデータと比較すること
により、障害発生位置が共通データバス13側かそれと
もアドレスされた従属回路かの切り分けができる。また
従属回路151〜157からの読出し時に異常が検出さ
れた場合、データチエツク用レジスタ17から1回ある
いは複数回の読出しを行なってもよい。これは、従属回
路151〜157と中央制御装置11との間の距離が長
くその間で誤伝送が起り得る場合等に有効である。
第2図にデータチエツク用レジスタ17の主要部の構成
を示す。共通バス13上で中央制御装置11が従属回路
151〜157のいずれかにデータを書込む場合を考え
る。このときデータチエツク用レジスタ17内のレジス
タ21には、共通バス13上でデータが確定しアドレス
された従属回路がこのデータを取込むべきタイミングで
ランチ信号23が与えられる。レジスタ21はこれに応
答して共通バス13上のデータをデータ入力端子DIか
ら取込んでラッチする。ラッチ信号23はたとえば共通
バス13上でデータが確定したことを示すバス制御信号
でもよ〜・し、その他共通パス13のパスシークンスの
規約に則って必要に応じてこれを発生させてもよい。ま
た従属回路からの読出しデータのランチを行なうための
動作も同様である。
さて、データチエツク用レジスタ17にラッチされてい
るデータ、すなわち第2図のレジスタ21の内容を読出
したい場合には、レジスタ21にアクセス信号25を与
える。レジスタ21のデータ出力端子DOはトライステ
ート出力であり通常は高インピーダンス状態になつてい
るが、アクセス信号25を与えることによりラッチされ
ている内容が出力され共通バス上に与えられる。このよ
うな読出しを行なう際にデータチエツク用レジスタ17
側でもバス制御信号を出す必!がある場合には、通常用
いられるような回路を用いてそのような信号を発生すれ
ばよい。なお、データチエツク用レジスタ17には固有
のアドレスが与えられており、デコーダ(図示せず)に
よりこのアドレスへの読出しアクセスが検出されると適
当なタイミングでアクセス信号25がレジスタ21に与
えられる。あるいは、このようなアドレスデコードを行
なうかわりに、アクセス信号25を与えるための専用の
信号線を中央制御装置11とデータチエツク用レジスタ
17の間に設けることもできる。
なお、バス上のデータをラッチしておくデータチエツク
用レジスタは1ワ一ド分と限定する必要はなく、たとえ
ばキューやスタック構造を持たせてもよい。
また、上述の実施例ではバス上の全ての通信についてデ
ータをデータチエツク用レジスタにラッチしていたが、
従属回路への書込み時だけ、あるいはある範囲のアドレ
スへの書込み時だけランチを行なう等、ラッチ動作が起
る条件を限定してもよい。
〔発明の効果〕
以上説明したように1本発明を用いることにより、従属
回路が多数接続されているシステムでも、チエツク用レ
ジスタは1つで済むため回路の無駄が減り、各従属回路
の構成が簡単になる。また従属回路の設定、動作モード
に関係なく任意のデータ、タイミングでバスのチエツク
を行なうことができる。
【図面の簡単な説明】
第1図は本発明を適用して構成されたバスシステムの一
例のブロック図、第2図は第1図中のデータチエツク用
レジスタの主要部の構成を示す図、第3図は従来技術を
説明するための図である。 11.31 :中央制御装置、 13.33 :共通バス、 151.153,155,157,351,353,3
55,357:従属回路、 17.371,373,375.377 :データチエ
ツク用レジスタ、 21:レジスタ、 23:ラッチ信号、 25:アクセス信号。 出願人 横筒・ヒユーレット・パノカード株式会社代理
人 弁理士  長 谷 川  次  男第1図 第2図 共通バス

Claims (1)

    【特許請求の範囲】
  1. バス上で通信が行なわれたことに応答して該バス上のデ
    ータをストアするレジスタを設けることを特徴とするバ
    ス診断データ獲得方式。
JP62290264A 1987-11-16 1987-11-16 バス診断データ獲得方式 Pending JPH01130233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62290264A JPH01130233A (ja) 1987-11-16 1987-11-16 バス診断データ獲得方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62290264A JPH01130233A (ja) 1987-11-16 1987-11-16 バス診断データ獲得方式

Publications (1)

Publication Number Publication Date
JPH01130233A true JPH01130233A (ja) 1989-05-23

Family

ID=17753888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62290264A Pending JPH01130233A (ja) 1987-11-16 1987-11-16 バス診断データ獲得方式

Country Status (1)

Country Link
JP (1) JPH01130233A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118934A (en) * 1975-04-11 1976-10-19 Toshiba Corp Detection method of an abnormal common bus system
JPS60189545A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 論理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118934A (en) * 1975-04-11 1976-10-19 Toshiba Corp Detection method of an abnormal common bus system
JPS60189545A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 論理装置

Similar Documents

Publication Publication Date Title
US4245344A (en) Processing system with dual buses
US4686621A (en) Test apparatus for testing a multilevel cache system with graceful degradation capability
US4667288A (en) Enable/disable control checking apparatus
US6886116B1 (en) Data storage system adapted to validate error detection logic used in such system
US7069477B2 (en) Methods and arrangements to enhance a bus
JPS6134639A (ja) 電子回路試験装置
US5423029A (en) Circuit and method for testing direct memory access circuitry
EP0279396B1 (en) Cache memory having self-error checking and sequential verification circuits
KR870000114B1 (ko) 데이타 처리 시스템
WO1990002999A1 (en) A bus data transmission verification system
US5517514A (en) Parity checking system with reduced usage of I/O pins
EP1860558A2 (en) Method and apparatus for latent fault memory scrub in memory intensive computer hardware
EP0515290A1 (en) A method and a device for testing a computer system board
US3814920A (en) Employing variable clock rate
JPS6235144B2 (ja)
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
US11500717B2 (en) Method for detecting data storage system, device and data storage system
US6642733B1 (en) Apparatus for indentifying defects in electronic assemblies
JPS63174141A (ja) 情報処理装置の試験診断方式
JPH03502619A (ja) データバスイネーブルベリフィケーションロジック
KR960004061B1 (ko) 무정지형 자기진단 장치
JPH05298193A (ja) メモリアクセス障害検出回路
KR100270967B1 (ko) 데이터 및 어드레스 신호점검 시스템
JPH11149421A (ja) Pciバストレース回路
JPS5847055B2 (ja) 情報処理装置の故障診断方法