JPS60189545A - 論理装置 - Google Patents

論理装置

Info

Publication number
JPS60189545A
JPS60189545A JP59045203A JP4520384A JPS60189545A JP S60189545 A JPS60189545 A JP S60189545A JP 59045203 A JP59045203 A JP 59045203A JP 4520384 A JP4520384 A JP 4520384A JP S60189545 A JPS60189545 A JP S60189545A
Authority
JP
Japan
Prior art keywords
internal
contents
test
memory
logical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59045203A
Other languages
English (en)
Inventor
Masahiko Kawamura
河村　匡彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59045203A priority Critical patent/JPS60189545A/ja
Publication of JPS60189545A publication Critical patent/JPS60189545A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は故障診断容易な論理装置に関する。
〔発明の技術的背景とその問題点〕
従来、ＣＰＵに代表される内部バス構造を有する論理装
置においては、内部パスの内容が外部から直接観測でき
る場合は別として、通常はその一部ないしは全てが観測
できないことが門い。
一方、主要な信号は必ずといっていい程、との内部パス
を経由することから、内部パスの内容を必要なときに観
測できれば、動作の正常、異常を判断できるので望まし
い。
〔発明の目的〕
本発明は上記の点に鑑み、故障時等に故障箇所を容易に
特定できるようにした論理装置を提供することを目的と
する。
〔発明の概要〕
本発明の論理装置は、内部パスの内容をコントロール信
号によシ一時記憶するためのテスト専用メモ９番内蔵さ
せたことを特徴とする。
〔発明の効果〕
本発明によれば、論理装置が故障したときにその診断が
容易になる。例えばテスト専用メモリとして内部パスと
同じビット数のレジスタを設けておき、故障等が発生し
た時にこのレジスタの内容を読出せば、その時の内部パ
スの情報がわかる。また、テスト専用メモリとしてスタ
ックメモリを設けておけば、任意の時刻に内部パスの過
去の履歴を知ることができる。
〔発明の実施例〕
第１図は本発明の一実施例の診断容易なＣＰＵである。
ＣＰＵには内部データバス１があシ、これを介してＲＡ
Ｍ　２　、演算部３、レジスタ部４などが信号のやりと
りを行うようになっている。
この実施例では、内部データバス１と同じピット幅を有
するテスト専用レジスタ５が設けられ、書込み制御端子
６によ少データパス１上の信号をこれに蓄えることがで
きる。書込み制御端子６には内部のマイクロ命令を切換
える信号、例えばプログラムカウンタをカウントアツプ
させる信号が供給される。レジスタ５は読出し制御端子
７と出力端子８を有し、必要なときにその内容を外部へ
取出せるようになっている。この場合、読出しの方法と
して、データバス１上の情報をシリアルに読出すスキャ
ンアウト方式を採用すれば、観測のための外部ビンの増
加を最小限に抑えることができる。
第２図は、第１図のし・ゾスタ５の部分をテスト専用ス
タックメモリ５′に置き換えた実施例である。スタック
メモリ５′には容量分だけデータバス１の内容を順次格
納することができ、容量を超えるときは一番古いデータ
が廃棄される。
このようにすれば、メモリ５′内には容量分だけデータ
バス１の新しい状態を記憶することができるので、その
内容を順次観測すれば、故障に至る過程が容易にわかる
。
以上のようにこれらの実施例によれば、主要な信号が通
る内部データバスの情報を一時記憶するテスト専用メモ
リを内蔵させることによシ、ＣＰＵの故障診断を容易に
行うことができる。
なお本発明は、ＣＰＵに限らず、同様の内部バス構造を
もつあらゆる論理装置に適用して有用である。
【図面の簡単な説明】
第１図は本発明の一実施例のＣＰＵを示す図、第２図は
他の実施例のＣＰＵを示す図である。 １・・・内部データバス、５・・・テスト専用レジスタ
、５′・・・テスト専用スタックメモリ、６・・・書込
み制御端子、７・・・読出し制御端子、８・・・出力端
子。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 内部バス構造を有する論理装置において、内部バスの内
    容をコントロール信号によシ一時的に蓄えることのでき
    るテスト専用メモリを有し、このメモリの情報を読出し
    て所定時刻の内部バス情報を観測できるようにしたこと
    を特徴とする論理装置。
JP59045203A 1984-03-09 1984-03-09 論理装置 Pending JPS60189545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59045203A JPS60189545A (ja) 1984-03-09 1984-03-09 論理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59045203A JPS60189545A (ja) 1984-03-09 1984-03-09 論理装置

Publications (1)

Publication Number Publication Date
JPS60189545A true JPS60189545A (ja) 1985-09-27

Family

ID=12712709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59045203A Pending JPS60189545A (ja) 1984-03-09 1984-03-09 論理装置

Country Status (1)

Country Link
JP (1) JPS60189545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130233A (ja) * 1987-11-16 1989-05-23 Yokogawa Hewlett Packard Ltd バス診断データ獲得方式
WO2000031638A1 (en) * 1998-11-26 2000-06-02 Telefonaktiebolaget Lm Ericsson Method of testing integrated circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146529A (en) * 1979-05-02 1980-11-14 Nec Corp Bus supervisory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146529A (en) * 1979-05-02 1980-11-14 Nec Corp Bus supervisory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130233A (ja) * 1987-11-16 1989-05-23 Yokogawa Hewlett Packard Ltd バス診断データ獲得方式
WO2000031638A1 (en) * 1998-11-26 2000-06-02 Telefonaktiebolaget Lm Ericsson Method of testing integrated circuits
US6445205B1 (en) 1998-11-26 2002-09-03 Telefonaktiebolaget Lm Ericsson Method of testing integrated circuits

Similar Documents

Publication Publication Date Title
EP0312239B1 (en) Message fifo buffer controller
US4835675A (en) Memory unit for data tracing
EP0760501A1 (en) Data handling system with circular queue formed in paged memory
US4873667A (en) FIFO buffer controller
JPH0466079B2 (ja)
US4882673A (en) Method and apparatus for testing an integrated circuit including a microprocessor and an instruction cache
JPS60189545A (ja) 論理装置
US5222232A (en) Apparatus and method for monitoring prom access in a microcomputer
JP2759824B2 (ja) データ記憶装置のアドレス誤り検出方法
US4125879A (en) Double ended stack computer store
JPH0612339A (ja) メモリのチェック方式
JP3339398B2 (ja) 集積回路内部信号監視装置
JPS60181947A (ja) メモリ診断方式
JPS6045853A (ja) 履歴診断方式
JPS6148186B2 (ja)
JPH04359326A (ja) 履歴情報記録方式
JPS61214039A (ja) キヤツシユメモリ
SU1472909A1 (ru) Запоминающее устройство с динамической адресацией
JPH03100851A (ja) 先入れ先出し記憶装置
JPH04310149A (ja) メモリ管理方式
JPS6142299B2 (ja)
JPH03263135A (ja) 分岐制御回路
JPS59220851A (ja) 履歴情報収集装置
JPS6332637A (ja) 情報処理装置
JPH02204843A (ja) 実行履歴記憶装置