JPH01131943A

JPH01131943A - バスエラー処理システム

Info

Publication number: JPH01131943A
Application number: JP63161884A
Authority: JP
Inventors: Takashi Maruyama; 隆丸山; Keiichi Kurakai; 倉貝　桂一; Susumu Kaneko; 進金子; Hiroyuki Kida; 博之木田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-08-25
Filing date: 1988-06-29
Publication date: 1989-05-24
Anticipated expiration: 2014-10-18
Also published as: JP2965074B2; EP0305106B1; US5375211A; DE3856342T2; EP0305106A3; EP0598704A2; KR960006500B1; DE3856342D1; DE3853324T2; DE3853324D1; EP0598704B1; KR890004237A; EP0305106A2; HK27796A; EP0598704A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はバスサイクル系のエラー（バスエラーを）処理
するシステムに係り、例えば、バスエラーをサポートす
るＣＰＵ　（セントラル・プロセッシング・ユニット）
と共にＤＭＡＣ（ダイレクト・メモリ・アクセス・コン
トローラ）のようなその他のバスマスタモジュールを含
むシングルチップマイクロコンピュータにおけるバスエ
ラー処理に適用して有効な技術に関するものである。

〔従来技術〕

ＣＰＵやＤＭＡＣなどのバスマスタモジュールを内蔵す
るシングルチップマイクロコンピュータにおいて、ＣＰ
Ｕ以外のバスマスタモジュールが起動するバスサイクル
中にバスエラーが発生したときには、当該バスマスタモ
ジュールがそのバスエラーに応する割込み処理をＣＰＵ
に要求することによって対処することができる。

ここで、バスエラーは、実際に周辺回路などがマツピン
グされていないアドレス領域がアクセスされたとき、ま
た、スーパーバイザ状態が設定されているメモリ領域や
周辺装置に対してユーザ状態のアクセスが行われるよう
なときに生ずる。

従来、ＣＰＵ以外のバスマスタモジュールに起因するバ
スエラーの対処は、例えば、１９８５年１２月発行ｒｓ
ｉｇｎｅｔｉｃｓ、　Ｓ　ＣＣ６８０７０、ｏｂｊｅｃ
ｔｉｖｅ　５ｐｅｃｉｆｉｃａｔｉｏｎＪのＰＬＯに記
載のように、ＣＰＵに対する割込み処理で行われていた
。

例えばＤＭＡＣのバスサイクル中にバスエラーが発生し
たとき、ＤＭＡＣはそのバスエラーを検出すると、ダイ
レクト・メモリ・アクセス動作を終了してバスエラース
テータスをセットし、その後バス使用権をリリースして
割込みコントローラに割込み信号を与える。割込みコン
トローラは、割込み優先順位や割込みマスク情報に従っ
て許容される範囲でＣＰＵにバスエラー処理のための割
込み要求を与える。これによってＣＰＵは、所定の割込
み応答サイクルに従ってＤＭＡＣのバスエラーステータ
スを確認してからバスエラー処理固有のサービスプログ
ラムを実行する。

〔発明が解決しようとする課題〕

ところで、一般に割込み要因は複数種類あり、各種割込
みにはその要因の重要性に応じて予め優先順位が設定さ
れている。このため、バスエラー固有の割込みよりも優
先順位の高い割込みが先に受付けられもしくはそのよう
な別の割込み要求と競合する場合には、バスエラーに対
する割込み処理は拒絶されて後まわしにされる。仮に、
バスエラーをマスク不可能な割込み要因にしておいても
、その他の要因に割り当てられたマスク不可能な割込み
や例外処理が先に受付けられていたりすると、先に受付
けられた処理の優先度以下の割込み要求は受付は拒絶さ
れる結果、同様にバスエラーに対する割込み処理が行わ
れない場合がある。このため、ＣＰＵ以外のバスマスタ
モジュールにおけるバスエラーを、ＣＰＵに対する割込
みで対処すると、ＤＭＡＣなどのバスサイクルがシステ
ム動作上ＣＰＵのバスサイクルと同等の重要性を持つよ
うな場合にはシステム動作の信頼性が著しく低下する虞
のあることが本発明者によって明らかにされた。

しかも、たとえバスエラーに対する割込み要求がＣＰＵ
に受付けられても、バスエラー処理のためのサービスプ
ログラムを実行開始するまでには。

割込み要因や優先レベルの判定、さらにはバスエラーに
対する割込み要求の優先レベル以下とされる他の割込み
要求をその後拒絶するために割込みマスクビットの設定
変更を行わなければならず、そのサービスプログラムの
実質的な実行開始までに無視し得ない時間を要するとい
う問題がある。

本発明の目的は、セントラル・プロセッシング・ユニッ
ト以外の所定のバスマスタモジュールに起因するバスエ
ラーに対する処理の信頼性を高めることができるバスエ
ラー処理システムを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、セントラル・プロセッシング・ユニット以外
のバスマスタモジュールは、当該バスマスタモジュール
のバスサイクにおけるバスエラーを検出したとき、当該
バスエラー固有の例外処理を上記セントラル・プロセッ
シング・ユニットに要求するようにされ、上記セントラ
ル・プロセッシング・ユニットは、例外処理要求に対し
、割込み要求に対して行われるようなマスクビットの変
更処理を行わずにその例外処理固有のサービスプログラ
ムもしくはサービスプログラムを実行に移すように、バ
スエラー処理システムを構成するものである。

このとき、上記バスエラー固有の例外処理要求を、当該
要求に対して割り当てられたセントラル・プロセッシン
グ・ユニットの専用端子に専用信号線を介して与えるよ
うにすることが、例外処理プログラムの実行に移行する
までの時間を一層短縮する上において望ましい。

そして、セントラル・プロセッシング・ユニットが命令
実行途中でバス権をその他のバスマスタモジュールに与
えているとき発生したバスエラーに対処するとき、セン
トラル・プロセッシング・ユニットがそれまでに実行し
た処理を無駄にしないようにするためには、セントラル
・プロセッシング・ユニットがバス権を獲得して当該命
令の残りの処理を実行した後にその例外処理要求を受付
けるようにしておくことが望ましい。

〔作　用〕

上記した手段によれば、セントラル・プロセッシング・
ユニット以外のバスマスタモジュールによるバスエラー
は当該セントラル・プロセッシング・ユニットにとって
固有の例外処理要因とされ、例外処理要求に対してセン
トラルプロセッシングユニットは、割込み要求に対して
行うようなマスクビットの変更設定処理を行わずにその
例外処理固有のサービスプログラムを実行に移すように
処理することが、当該バスエラー以前に受付けられた割
込み要求などによってそのバスエラー固有の例外処理要
求が不所望に拒絶されるのを阻止するように作用すると
共に、当該バスエラー固有の例外処理用サービスプログ
ラムの実行開始までの時間を短縮するように作用する。

これにより、セントラル・プロセッシング・ユニット以
外の所定のバスマスタモジュールに起因するバスエラー
に対する処理の信頼性を高めることを達成するものであ
る。

〔実　施　例〕

第１図は本発明の１実施例であるシングルチップマイク
ロコンピュータを示すブロック図である。

同図に示されるシングルチップマイクロコンピュータＭ
ＣＵは、特に制限されないが、公知の半導体集積回路製
造技術によって１つの半導体基板に形成される。

第１図に示されるシングルチップマイクロコンピュータ
ＭＣＵは、アドレスバスＡＢＵＳ及びデータバスＤＢＵ
Ｓに結合されたＣＰＵＩを含み、さらにその他のバスマ
スタモジュールの一例としてＤＭＡＣ２がアドレスバス
ＡＢＵＳ及びデータバスＤＢＵＳに結合されている。尚
、図示はしないが、アドレスバスＡＢＵＳ及びデータバ
スＤＢＵＳには、プログラムメモリや入出力回路などの
バススレーブモジュールが結合されている６上記ＣＰＵ
Ｉは、特に制限されないが、汎用レジスタ、プメログラ
ムカウンタ、ステータスレジスタ、算術論理演算器など
を含み、主として図示しないプログラムメモリから順次
命令を読み込んで所定のデータ処理を行う。

上記ＤＭＡＣ２は、自らが起動するバスサイクルに基づ
いて、メモリ間におけるデータブロック転送、さらには
ディスクコントローラやコミュニケーションインタフェ
ースコントローラなどとのデータ転送を、サイクルスチ
ール方式やバースト方式で行う。

本実施例に従えば、ＣＰＵＩとＤＭＡＣ２間のバス使用
権の調停はバスアービタ３が行う。このバスアービタ３
は、ＣＰＵ１から出力されるバス使用要求信号Ｂ　ＲＥ
　Ｑ　ｃ　ｐ　ｕとＤＭＡＣ２から出力されるバス使用
要求信号Ｂ　ＲＥ　Ｑ　ｄ　ｍ　ａ　ｃとに基づいてバ
ス使用要求の調停を行い、バス使用承認信号ＢＡＣＫｃ
ｐ　ｕをアサートすることによってＣＰＵＩにバス使用
権を与え、また、バス使用承認信号ＢＡＣＫｄｍａｃを
アサートすることによってＤＭＡＣ２にバス使用権を与
える。尚、バス使用要求信号ＢＲＥＱｃｐｕ、ＢＲＥＱ
ｄｍａＣ１及びバス使用承認信号ＢＡＣＫｃｐｕ、ＢＡ
ＣＫ　ｄ　ｍ　ａ　ｃは、特に制限されないが、夫々ハ
イレベルが要求レベル及び承認レベルとされる。

第１図において４はチップセレクトコントローラであり
、シングルチップマイクロコンピュータＭＣＵが管理す
るアドレス空間に割り当てられた周辺回路を選択するた
めのチップセレクト信号を形成する回路である。このチ
ップセレクトコントローラ４は、特に制限されないが、
夫々ハイレベルを選択レベルとする４つのチップセレク
ト信号Ｃ８１〜Ｃ３４を形成するもので、エリアベース
レジスタ５、エリアレンジレジスタ６及びコンパレータ
７を１組として１つのチップ選択信号を形成する。例え
ば、エリアベースレジスタ５には所定の１つの周辺回路
に割り当てられるアドレス領域の先頭アドレスが設定さ
れ、エリアレンジレジスタ６には所定の１つの周辺回路
に割り当てられるアドレス領域の範囲が設定される。コ
ンパレータ７は、アドレスバスＡＢＵＳ上のアドレスを
エリアベースレジスタ５及びエリアレンジレジスタ６に
よって指定される範囲のアドレスと比較してその範囲に
含まれるときに該当するチップ選択信号を選択レベル（
ハイレベル）にする。尚、シングルチップマイクロコン
ピュータＭＣＵが管理するアドレス空間に４つ以上の周
辺回路がマツピングされる場合には、アドレス信号を外
部でデコードしてチップ選択信号を形成するデコーダが
更に必要とされる。また、チップセレクト信号Ｃ８Ｉ〜
Ｃ８４を外部に出力する場合には、それらを直接外部に
出力することもできるが、それらを内部で一旦２ビット
の信号にエンコードして外部に供給し、外部でそれを４
ビツトにデコードして利用することができる。

第１図において８は割込みコントローラであり、内部及
び外部における所定の周辺回路から各種割込み信号ＮＭ
ＩＩ、ＮＭＩ２．ｌＮＴｌ〜ＩＮＴｎが与えられる。割
込み信号ＮＭＩ　１．ＮＭＩ　２は、所謂マスク不可能
な割込み信号であって割込み信号の中で最も高い優先順
位が与えられている。

割込み信号ｌＮＴｌ〜ＩＮＴｎはマスク可能な割込み信
号であって、その順番に従って順次低くなる優先順位が
与えられている。優先順位に関する情報はＣＰＵＩに保
有されている。

Ｃ：ＰＵｌのステータスレジスタ２０は、割込み要求に
対する制御情報として割込みイネーブルビット及び割込
みマスクビットを保有する。割込みイネーブルビットは
１割込要求が発せられたときであってもその発生元の都
合により当該割込み要求をＣＰＵＩに与えたくない場合
のマスク情報とされ、割込み信号ｌＮＴｌ〜Ｉ　Ｎ　Ｔ
　ｎに１対１対応で設定可能とされる。割込みマスクビ
ットは、ＣＰＵＩが割込み処理などを行っているときに
その他の割込み要求があった場合に、当該後の割込み要
求を受付けるか否かを決定するためのマスク情報とされ
、各種割込み信号ＮＭＩ　１．ＮＭＩ　２゜ＩＮＴＬ〜
ＩＮＴｎの夫々に１対１対応で設定可能にされる。

割込み信号ＮＭＩＩ、ＮＭＩ２．ｌＮＴｌ〜■ＮＴｎに
よって内部又は外部から割込みが要求されると１割込み
コントローラ８は、その割込み信号に対応する割込みイ
ネーブルビットがイネーブルにされているか否かを代表
的に示された論理ゲート２１を介して判別し、割込みイ
ネーブルにされているときにはこれに対応する割込み要
求を優先レベル調停回路２２に与える。この優先レベル
調停回路２２は、複数の割込み要求が同時に発生する場
合に、予め決められている優先順位に従って相対的に優
先レベルの高い要求を受付けるように調停制御する。優
先レベル調停回路２２を通った割込み要求はＣＰＵＩに
設けられている比較判定手段２３に与えられる。この比
較判定手段２３は、割込みコントローラ８から与えられ
た割込み要求がステータスレジスタ２０の割込みマスク
ビットによりマスクされているか否かを判定する。

マスクされていない場合、当該割込み要求はＣＰＵ１の
実行部２４に与えられる。これによりＣＰＵ１は、プロ
グラムカウンタやステータスレジスタ２０の状態保存を
行うと共に、当該割込み要求の優先レベル以下の新たな
割込み要求を受付けないようにするため、ステータスレ
ジスタ２０の割込みマスクビットを変更設定する。そし
て、断る割込み要求に応するサービスプログラムの先頭
アドレスをベクタリングしてそのプログラムの実行によ
り割込み処理を行う。

割込み信号ＮＭＩ　１．ＮＭＩ　２によって外部から割
込みが要求される場合には、割込みイネーブルビットの
判定や優先レベルに基づく調停は行われず、直接上記比
較判定手段２３による割込みマスクビットのチエツクが
行われることになる。このような割込み信号ＮＭＩ４．
ＮＭＩ２によるマスク不可能な割込み要求であっても、
状態保存の後に上記同様の割込みマスクビットの変更設
定処理が行われる。したがって、例えば割込み信号ＮＭ
ＩＩに基づく割込み処理中に他の割込み信号ＮＭＩ２に
よる割込み要求があってもその要求は割込みマスクレベ
ルのチエツクにより受付けが拒絶されることになる。

次に本実施例のシングルチップマイクロコンピュータＭ
ＣＵにおけるバスエラー処理のための構成を説明する。

特に制限されないが、本実施例では、シングルチップマ
イクロコンピュータが管理するアドレス空間において実
際に周辺回路がマツピングされていない領域に対してア
クセスされるようなバスエラーに対する処理を一例に説
明する。

本実施例に従えば、バスマスタモジュールとしてのＣＰ
ＵＩ及びＤＭＡＣ２は、自らが起動するバスサイクルに
おける上記バスエラーを検出するため、特に制限されな
いが、ＣＰＵＩには、ハイレベルをエラー発生レベルと
するバスエラー発生信号ＢＥＲＲとバス使用承認信号Ｂ
　Ａ　ＣＫ　ｃ　ｐ　ｕとの論理積を採るアンドゲート
９の出力信号が供給され、また、ＤＭＡＣ２には、上記
バスエラー発生信号ＢＥＲＲとバス使用承認信号ＢＡＣ
Ｋｄｍ　ａ　ｃとの論理積を採るアンドゲート１０の出
力信号が供給される。上記バスエラー発生信号ＢＥＲＲ
は、特に制限されないが、バスエラー発生信号ＢＥＲＲ
Ｉ及びＢＥＲＲ２の論理積を採るアンドゲート１１の出
力とされる。バスエラー発生信号ＢＥＲＲＩは上記チッ
プセレクト信号Ｃ８Ｉ〜Ｃ３４の反転レベル信号を４人
力として論理積を採るアンドゲート１２の出力信号であ
る。また、バスエラー発生信号ＢＥＲＲ２は、シングル
チップマイクロコンピュータの外部でアドレス信号をデ
コードしてチップ選択信号を形成するための図示しない
デコーダから出力される各出力信号の反転レベル信号に
対して論理積を採って得られる信号とされる。

したがって、ＣＰＵＩ又はＤＭＡＣ２によるバスサイク
ルで発生されるアドレス信号が、実際に周辺回路のマツ
ピングされていないアドレス領域に対応される場合に、
上記バスエラー発生信号ＢＥＲＲはハイレベルとされる
。斯るバスエラーがＣＰＵＩの起動するバスサイクルで
発生する場合、ＣＰＵＩは所定のタイミングで上記アン
ドゲート９のハイレベル出力をサンプリングすることに
よって当該バスエラーを検出する。一方、上記バスエラ
ーがＤＭＡＣ２の起動するバスサイクルで発生する場合
には、ＤＭＡＣ２は所定のタイミングで上記アンドゲー
ト１０のハイレベル出力をサンプリングすることによっ
て当該バスエラーを検出する。

上記アンドゲート９から出力されるバスエラー検出信号
ＢＥＲＲｃ　ｐ　ｕは、ＣＰＵＩのバスエラーに対する
固有の例外処理要求として割り当てられる。したがって
ＣＰＵＩは、そのバスエラー検出信号Ｂ　Ｅ　ＲＲｃ　
ｐ　ｕによって固有の例外処理が要求されると、プログ
ラムカウンタやステータスレジスタ２０の状態保存を行
った後、当該例外処理に割り当てられたサービスプログ
ラムの先頭アドレスをベクタリングしてそのプログラム
を実行し、当該バスエラーに対する回復処理やりトライ
処理などを行う。

ＤＭＡＣ２は、上記アンドゲート１０から出力されるバ
スエラー検出信号Ｂ　Ｅ　ＲＲｄ　ｍ　ａ　ｃによりＤ
ＭＡＣ２のバスエラーを検出すると、直ちにダイレクト
・メモリ・アクセス動作を停止して。

直接ＣＰＵＩにバスエラー処理要求信号ＢＥＴＲＥＱを
アサートする。このバスエラー処理要求信号ＢＥＴＲＥ
ＱはＤＭＡＣ２のバスエラーに対するＣＰＵＩへの固有
の例外処理要求として割り当てられティる。ＣＰＵＩは
、ＤＭＡＣ２（７）バスエラーに対する固有の例外処理
が要求されると、バス権を獲得した後の所定タイミング
でプログラムカウンタやステータスレジスタ２０の状態
保存を行った後、直ちに当該例外処理に割り当てられた
サービスプログラムの先頭アドレスをベクタリングして
そのプログラムを実行し、当該バスエラーに対する回復
処理やりトライ処理などを行う。

ここで、ＣＰＵの例外処理は、その発生要因がシステム
動作に与える影響の重要性に鑑み、割込み処理よりも高
い優先度が与えられている。これを反映するため、例外
処理に対しては割込みマスクビットのチエツクに相当す
るような処理は行われず、且つ、割込み要求に対して行
われるべき割込みマスクビットの設定変更のような処理
も行われず、状態保存後速やかにその例外処理固有のサ
ービスプログラムの実行に移行される。したがって、Ｃ
ＰＵＩがその他の例外処理や割込み処理を実行中にバス
エラーに対する例外処理が要求されると、そのときの処
理が中断され、バスエラーに対する例外処理が優先的に
実行されることになる。

尚、バスエラー例外処理中に優先レベルの低い割込みの
受付けを拒絶しようとする場合には、当該例外処理のサ
ービスプログラムに、システム動作の必要に応じて全て
もしくは一部の割込みをマスク可能なように割込みマス
クビットを設定変更するような命令を含めておくことが
できる。但し、このような命令を付加しても、バスエラ
ー例外処理要求は既に実行中の割込み処理やその他の例
外処理に妨げられて拒絶されない点と、バスエラー例外
要求からそのサービスプログラムの実行開始に至るまで
の時間短縮という点については些かも影響を与えるもの
ではない。

また、ＣＰＵＩが命令実行途中でバス権をＤＭＡＣ２に
与えているとき発生したバスエラーに対処するときは、
ＣＰＵＩが途中まで実行した処理を無駄にしないように
するため、ＤＭＡＣ２のバスエラー発生後ＣＰＵＩがバ
ス権を獲得して当該命令の残りの処理を実行した後にそ
の例外処理要求を受付けるようになっている。

次に上記実施例において、ＤＭＡＣ２のバスサイクルで
発生したバスエラーに対するＣＰＵＩの処理動作を第２
図のフローチャートを主に説明する。

ＣＰＵＩがバスアクセスを伴う動作を行っているとき（
ステップ５ＴＰＩ）　、ＤＭＡＣ２がバス権を要求して
いると（ステップ５ＴＰ２）　、ＣＰＵ１が内部処理の
ために一部バス権を放棄する（ステップ５ＴＰ３）こと
に呼応してＤＭＡＣ２がバス権を獲得する。これにより
ＤＭＡＣ２がバスサイクルを起動する（ステップ５ＴＰ
４）。このとき、何れのアドレス空間にもマツピングさ
れていない周辺回路やメモリ領域をＤＭＡＣがアクセス
するようなバスエラーを生ずると（ステップ５ＴＰ５）
　、上記アンドゲート１０から出力されるバスエラー検
出信号ＢＥＲＲｄｍａｃがハイレベルに変化される。

ＤＭＡＣ２は、バスエラー検出信号ＢＥＲＲｄｍａＱの
ハイレベルへの変化によってバスエラーを検出すると、
直ちにバスサイクルを終了してダイレクト・メモリ・ア
クセス動作を停止すると共に（ステップ５ＴＰ６）、バ
ス権を開放し且つＣＰＵＩにバスエラー処理要求信号Ｂ
ＥＴＲＥＱをアサートしてこれに対応する例外処理を要
求する（ステップ５ＴＰ７）。

このときＣＰＵＩは、例えば既に内部処理を終えてバス
権を要求しており（ステップ５ＴＰ８）、ＤＭＡＣ２の
バス権開放によってＣＰＵＩがバス権を獲得すると、処
理を途中で中断した１命令中の残りの処理を先に実行し
て（ステップ５ＴＰ９）、それまでのＣＰＵＩによる処
理を無駄にしないようにする。例えばその１命令がＭＯ
ＶＥ命令である場合に、リードサイクルを行ってバス権
を一旦開放した結果ライトサイクルの実行残っていると
きには当該ライトサイクルを実行する。そしてＣＰＵＩ
が１命令中の最後の処理を実行した後に上記ＤＭＡＣ２
のバスエラーに対する例外処理要求をサンプリングする
（ステップ５ＴＰＩＯ）。

これによってＣＰＵＩのメインフローが中断され、その
ときのプログラムカウンタやステータスレジスタ２０の
状態保存が行われ（ステップ５ＴｐＨ）、直ちにＤＭＡ
Ｃ２によるバスエラー固有の例外処理のためのサービス
プログラムの先頭アドレスがベクタリングされて（ステ
ップＳＴＰ１２）、このサービスプログラムが実行開始
される（ステップ５ＴＰ１３）。そして、当該サービス
プログラムの実行終了後、ＣＰＵＩの動作は状態復帰を
経て（ステップ５ＴＰ１４）　、メインフローに戻され
る。

ここで、仮りにＤＭＡＣ２によるバスエラーを割込み要
因の１つとして処理する場合の動作を第３図を参照しな
がら説明する。

例えば１割込み信号ｌＮＴｉに対応する割込み要因をＤ
ＭＡＣ２によるバスエラーとする。この場合、当該割込
み信号ｌＮＴｉによって割込みが要求されると（ステッ
プ５ＴＰ２０）、割込みコントローラ８は、その割込み
信号ｌＮＴｉに対応する割込みイネーブルビットがイネ
ーブルにされているか否かを論理ゲート２１を介して判
別しくステップ５ＴＰ２１）、割込みイネーブルにされ
ているときにはこれに対応する割込み要求を優先レベル
調停回路２２に与える６優先レベル調停回路２２は、こ
のときその他の割込み要求が同時に発生している場合に
、予め決められている優先順位に従って相対的に優先レ
ベルの高い要求を受付けるように調停制御する（ステッ
プ５ＴＰ２２）。したがって、割込み信号ｌＮＴｉより
も優先レベルの高いその他の割込みが同時に要求されて
いるときには、ＤＭＡＣ２によるバスエラー処理のため
の割込み要求は拒絶される。

割込み信号ｌＮＴｉが優先レベル調停回路２２を通った
とすると、この割込み要求はＣＰＵＩに設けられている
比較判定手段２３に与えられて、当該新剤込み要求がス
テータスレジスタ２ｏの割込みマスクビットによりマス
クされているか否かの判別を受ける（ステップ５ＴＰ２
３）。マスクされていると判定される場合、即ち、割込
み信号ｌＮＴｉよりも優先レベルの高いその他の割込み
などが既に受付けられている場合には、ＤＭＡＣ２によ
るバスエラー処理のための割込み要求は拒絶される。

ステップ５ＴＰ２３の判別結果により割込み信号ｌＮＴ
ｉに呼応する割込みマスクビットがディスエーブルにさ
れていると判定された場合には、当該割込み要求はＣＰ
Ｕ１の実行部２４に与えられ、これによって初めてＤＭ
ＡＣ２によるバスエラー処理のための割込み要求がＣＰ
ＵＩに受付けられる（ステップ５２４）。

この割込み要求が受付けられると、ＣＰＵＩは、メイン
フローの実行を中断してプログラムカウンタやステータ
スレジスタ２０の状態保存を行い（ステップ５ＴＰ２５
）　、次いで、当該割込み要求の優先レベル以下の新た
な割込み要求を受付けないようにするために、ステータ
スレジスタ２０の割込みマスクビットを変更設定する（
ステップ５ＴＰ２６）。そして、斯る割込み要求に応す
るサービスプログラムの先頭アドレスをベクタリングし
て（ステップ５ＴＰ２７）、そのプログラムの実行によ
りＤＭＡＣ２のバスエラーに対する割込み処理を開始す
る（ステップ５ＴＰ２８）。そして、当該サービスプロ
グラムの実行終了後、ＣＰＵＩの動作は状態復帰を経て
（ステップ５ＴＰ２９）、メインフローに戻される。

また、所謂マスク不可能な割込み信号ＮＭＩＩに対応す
る割込み要因をＤＭＡＣ２によるバスエラーとすると、
第３図のステップ５ＴＰ２０におけるイネーブルビット
の判定やステップ５ＴＰ２２における優先レベルに基づ
く調停は行われず、直接比較判定手段２３による割込み
マスクビットのチエツクが行われることになる（ステッ
プ５ＴＰ２３）。その他の割込み信号による割込み要求
と同様このような割込み信号ＮＭＩＩによるマスク不可
能な割込み要求であっても、状態保存（ステップ５ＴＰ
２５）の後に上記同様の割込みマスクビットの変更設定
処理が行われる（ステップ５ＴＰ２６）。したがって、
例えば割込み信号ＮＭＩ２に基づく割込み処理中に、Ｄ
ＭＡＣ２のバスエラーに応じて割込み信号ＮＭＩＩによ
る割込み要求があってもその要求は割込みマスクレベル
のチエツクにより受付けが拒絶されることになる。

上記実施例によれば以下の作用効果を得るものである。

（１）ＤＭＡＣ２によるバスエラーはＣＰＵＩにとって
固有の例外処理要因とされ、このパスエラ−例外処理要
求は如何なる割込み要求よりも高い優先度が与えられる
。そして、当該例外処理要求に対しては割込みマスクビ
ットのチエツクに相当するような処理は行われず、且つ
１割込み要求に対して行われるべき割込みマスクビット
の設定変更のような処理も行われず、状態保存俊速やか
にその例外処理固有のサービスプログラムの実行に移行
される。即ち、バスエラー処理要求信号ＢＥＴＲＥＱが
アサートにされることによってＤＭＡＣ２のバスエラー
に対する例外処理要求がＣＰＵ１に発せられると、ＣＰ
ＵＩは、第３図に示される割込みによって対処される場
合のようなイネーブルビットの判定（ステップ５ＴＰ２
１）、割込み優先レベルに基づく割込み要求の調停（ス
テップ５ＴＰ２２）　、及び割込みマスクレベルのチエ
ツク（ステップ５ＴＰ２３）の各処理を行わずにその例
外処理要求を直接受付け、状態保存後１割込みマスクビ
ットの設定変更（ステップ５ＴＰ２６）を行わずに速や
かにサービスプログラムの実行に移行する。したがって
、ＣＰＵ１がその他の例外処理や割込み処理を実行して
いるときにＤＭＡＣ２のバスエラー例外処理が要求され
ても、当該バスエラー例外処理要求は既に実行中の割込
み処理やその他の例外処理に妨げられて拒絶されず、Ｄ
ＭＡＣ：２のバスエラーに対する例外処理を優先的に実
行開始することができる。

（２）上記作用効果より、ＤＭＡＣ２のバスエラー例外
要求からそのサービスプログラムの実行開始に至るまで
の時間を１割込み処理で対処する場合に比べて短縮する
ことができる。

（３）上記作用効果より、ＤＭＡＣ２によるデータ転送
動作がシステム動作上ＣＰＵ２のバスサイクルと同等の
重要性を持つような場合に、ＤＭＡＣ２のバスエラーに
対する処理はＣＰＵのバスエラーに対する処理と同様に
例外処理で対処される結果、システム動作の信頼性を向
上させることができる。

（４）ＣＰＵＩが命令実行途中でバス権をＤＭＡＣ２に
与えているとき発生したＤＭＡＣ２のバスエラーに対処
するとき、ＤＭＡＣ２のバスエラー発生後ＣＰＵＩがバ
ス権を獲得して当該命令の残りの処理を実行した後にそ
の例外処理要求を受付けるから、ＣＰＵＩが途中まで実
行した処理を無駄にしないようにすることができる。

（５）ＣＰＵＩ及びＤＭＡＣ２が同一半導体基板に形成
され、ＤＭＡＣ２のバスエラーに対する固有の例外処理
要求を、当該要求に対して割り当てられたＣＰＵＩの専
用端子に専用信号線を介して与えらるかり、ＣＰＵは例
外処理要求の解析が必要なくなり、これによって、ＤＭ
ＡＣ２のバスエラーに対する例外処理のためのサービス
プログラムを実行に移すまでの時間を一層短縮すること
ができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

例えば、上記実施例ではＣＰＵ以外のバスマスタモジュ
ールをＤＭＡＣとして説明したが、ＤＭＡＣ以外のバス
マスタモジュールについても同様ＣＰＵにバスエラーに
対する例外処理要求を直接与えるようにすることができ
る。尚、ＤＭＡＣは１チヤンネルに限定されず多チャン
ネルであってもよい。

また、上記実施例では、何れの周辺回路にもマツピング
されていないアドレスが出力されるようなバスエラーを
一例として説明したが、バスエラーは、それに限定され
ず、スーパーバイザ状態が設定されている周辺回路やメ
モリ領域に対してユーザ状態のアクセスが行われるよう
なエラーなど、バスサイクル系の各種エラーに対して例
外処理で対処することができる。更に、バスエラーの検
出方式は上記実施例に限定されず、バスエラーの種類に
応じて適宜変更可能である。

また１例外処理のためのサービスプログラムの先頭アド
レスをベクタリングする方式はベクタテーブルを用いる
間接ベクタ指定方式や、ＤＭＡＣなどのバスマスタモジ
ュールがＣＰＵに直接ベクタを与える方式などであって
もよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＤＭＡＣ内蔵のシン
グルチップマイクロコンピュータにおけるバスエラー処
理に適用した場合について説明したが、本発明はそれに
限定されず、ＣＰＵとＤＭＡＣなどのバスマスタモジュ
ールが別チップとされるシステムなどにも適用すること
ができる。本発明は、少なくともＣＰＵ以外のバスマス
タモジュールに起因するバスエラーを処理する条件のも
のに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、セントラル・プロセッシング・ユニット以外
のバスマスタモジュールによるバスエラーは当該セント
ラル・プロセッシング・ユニットにとって固有の例外処
理要因とされ、このバスエラー例外処理要求は割込み要
求よりも高い優先度が与えられる。そして、当該例外処
理要求に対しては、割込み要求に対して行われるべき割
込みマスクビットの設定変更のような処理も行われず、
状態保存俊速やかにその例外処理固有のサービスプログ
ラムを実行に移す、したがって、セントラル・プロセッ
シング・ユニットがその他の例外処理や割込み処理を実
行しているときに他のバスマスタモジュールからバスエ
ラー例外処理が要求されても、当該バスエラー例外処理
要求は既に実行中の割込み処理やその他の例外処理に妨
げられて拒絶されず、当該他のバスマスタモジュールの
バスエラーに対する例外処理を優先的に実行開始するこ
とができる。

しかも、当該他のバスマスタモジュールのバスエラー例
外処理要求からそのサービスプログラムの実行開始に至
るまでの時間を、割込み処理で対処する場合に比べて短
縮することができる。

この結果として、当該他のバスマスタモジュールによる
データ転送動作がシステム動作上セントラル・プロセッ
シング・ユニットのバスサイクルと同等の重要性を持つ
ような場合にも、斯る他のバスマスタモジュールのバス
エラーに対する処理はセントラル・プロセッシング・ユ
ニットのバスエラーに対する処理と同様に例外処理で対
処される結果、システム動作の信頼性を向上させること
ができる。

また、セントラル・プロセッシング・ユニットが命令実
行途中でバス権をその他のバスマスタモジュールに与え
ているとき発生した当該他のバスマスタモジュールのバ
スエラーに対処するとき、斯るバスマスタモジュールの
パスエラー発生後セントラル・プロセッシング・ユニッ
トがバス権を獲得して当該命令の残りの処理を実行した
後にその例外処理要求を受付けるから、セントラル・プ
ロセッシング・ユニットが途中まで実行した処理を無駄
にしないようにすることができる。

そして、セントラル・プロセッシング・ユニット及びそ
の他のバスマスタモジュールが同一半導体基板に形成さ
れるなどして、当該他のバスマスタモジュールのバスエ
ラーに対する固有の例外処理要求を、当該要求に対して
割り当てられたセントラル・プロセッシング・ユニット
の専用端子に専用信号線を介して与えらるから、セント
ラル・プロセッシング・ユニットは例外処理要求の解析
が必要なくなり、これによって、バスマスタモジュール
のバスエラーに対する例外処理のためのサービスプログ
ラムを実行に移すまでの時間を一層短縮することができ
る。

【図面の簡単な説明】

第１図は本発明の１実施例であるシングルチップマイク
ロコンピュータのブロック図。第２図はＤＭＡＣのバスエラーを固有の例外処理要求で
対処する動作の一例を示すフローチャート、第３図はＤＭＡＣのバスエラーを割込み要求で対処する
動作の一例を示すフローチャートである。ＭＣＵ・・・シングルチップマイクロコンピュータ、１
・・・ＣＰＵ、２・・・ＤＭＡＣｌ３・・・バスアービ
タ、８・・・割込みコントローラ、１・・・ＣＰＵ、２
・・・ＤＭＡＣｌ３・・・バスアービタ、８・・・割込
みコントローラ、２０・・・ステータスレジスタ、２１
・・・論理ゲ−ト、２２・・・優先レベル調停回路、２
３・・・比較判定手段、ＮＭＩ　１．ＮＭＩ２．ｌＮＴ
１〜ＩＮＴｎ・・・割込み信号、ＢＲＥＱｃｐｕ、ＢＲ
ＥＱｄｍａｃ　”’バス使用要求信号、ＢＡＣＫｃ　ｐ
　ｕ、ＢＡＣＫ　ｄ　ｍ　ａ　ｃ・・・バス使用承認信
号、ＢＥＲＲ・・・バスエラー発生信号、ＢＥＴＲＥＱ
・・・バスエラー処理要求信号、ＢＥＲＲｃ　ｐ　ｕ、
ＢＥＲＲｄｍａ　ａ・・・バスエラー検出信号。

Claims

【特許請求の範囲】１、セントラル・プロセッシング・ユニット及びその他
のバスマスタモジュールを備え、上記その他のバスマス
タモジュールは、当該バスマスタモジュールのバスサイ
クにおけるバスエラーを検出したとき、当該バスエラー
固有の例外処理を上記セントラル・プロセッシング・ユ
ニットに要求するようにされ、上記セントラル・プロセ
ッシング・ユニットは、例外処理要求に対し、割込み要
求に対して行われるマスクビットの変更に類似する処理
を行わずにその例外処理固有のサービスプログラムの実
行に移行するようにされて成るものであることを特徴と
するバスエラー処理システム。２、上記バスエラー固有の例外処理要求は、当該要求に
対して割り当てられたセントラル・プロセッシング・ユ
ニットの専用端子に専用信号線を介して与えられるよう
にされて成るものであることを特徴とする特許請求の範
囲第１項記載のバスエラー処理システム。３、上記セントラル・プロセッシング・ユニットは、命
令実行途中でバス権を放棄したときに発生される上記バ
スエラー固有の例外処理要求を、当該命令の残りの処理
を実行した後の所定タイミングで受付けるようにされて
成るものであることを特徴とする特許請求の範囲第１項
記載のバスエラー処理システム。