JPH01132151A - 集積回路を相互接続するためのモジユ−ル - Google Patents

集積回路を相互接続するためのモジユ−ル

Info

Publication number
JPH01132151A
JPH01132151A JP62051828A JP5182887A JPH01132151A JP H01132151 A JPH01132151 A JP H01132151A JP 62051828 A JP62051828 A JP 62051828A JP 5182887 A JP5182887 A JP 5182887A JP H01132151 A JPH01132151 A JP H01132151A
Authority
JP
Japan
Prior art keywords
layer
module
insulating material
integrated circuits
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62051828A
Other languages
English (en)
Inventor
C K Lee James
ジェイムズ シー ケイ リー
L Beck Richard
リチャード エル ベック
Tung Francisco
フランシスコ タング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH01132151A publication Critical patent/JPH01132151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/40Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/47Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路の相互接続及び実装に係り、特に、
多数の集積回路ダイを希望の方法でコンパクトに相互接
続すると共にこれらを温度制御された状態に維持するた
めのモジュールに係る。
本発明は、更に、プリント回路板、ソケット又は他のコ
ネクタへの接続するように用いることのできる上記ダイ
を含むモジュールを提供する。
従来の技術 デジタルコンピュータ内の一般的に「チップ」と称され
る集積回路ダイの相互接続及び実装は。
それにより形成される装置のコスト及び性能に対して非
常に厳密である。製造技術の改良に伴い、集積回路は、
単位面積当たりにより多数の部品と相互接続部とを有す
ることができるようになったため、このような回路の相
互接続及び冷却が益々困難になってきている。更に1個
々のトランジスタ及び他の集積回路部品のサイズが非常
に小さくなったことにより各チップの動作速度を高くす
ることができるが、このような部品を含むコンピュータ
の全動作速度を益々遅延させる大きな原因は、個々の集
積回路間での信号の伝搬に本来台まれる遅延である。従
って、チップ間の伝搬遅延を最小にするため、今日のデ
ジタルコンピュータの設計者は、システム全体を構成す
る集積回路をできるだけ接近して配置しようとしている
。不運にも、集積回路の間隔が益々接近するにつれて、
回路の相互接続及び冷却が甚だ大きな問題となる。
デジタルコンピュータの集積回路のグループを相互接続
及び実装するために、多数の色々な解決策が提案されて
利用されてきている。例えば。
この技術に関する概説が、1983年、7月の5cie
ntific Americanの第86頁ないし96
頁に掲載されたA、 J、プロジェット(Blodge
tt)二世氏著の「マイクロエレクトロニック・パッケ
ージング(Microelectronic Pack
aging)Jと題する文献に述べられている。
数ある技術のなかで、前記プロジェット氏は。
IBM社がその3081シリーズのシステムに用いてい
る熱伝導モジュールについて述べている。
このモジュールでは、集積回路は、セラミック基体に、
表面を下に向けてボンディングされており、このセラミ
ック基体上には、導電性材料のパターンが形成されてい
る。このセラミック基体は、セラミック材料の多数の個
々の層をサンドイッチしたものを含んでおり、その各層
は、パターン形成された電気導体の層を支持している。
電気導体の種々の層は、介在するセラミックによって互
いに分離されている。セラミック材料を通じて形成され
た経路は、1つの層上の導電性材料の所望の部分を他の
層の導電性材料の所望の部分に相互接続するために使用
される。基体の底部層は、プリント回路板又は他のコネ
クタの対応する開口に嵌合するピンに結合される。熱は
、集積回路から、主としてバネ仕掛けの金属ピストンに
よって消散される。このピストンの1つは、各回路の露
出した後面を支持する。次いで、ピストンは、ピストン
組立体に取付けられたプレート内のチャンネルを通じて
循環する水によって冷却される。
メインフレームコンピュータ内の集積回路の相互接続及
び冷却について述べている別の論文として、1983年
5月刊行、に町里μづ慝畦顧誌の第219頁ないし22
5頁に掲載されたE、 A。
ウィルスン(llilson)氏の「近代的なメインフ
レームの冷却−一液体による解決策(Cooling 
ModernMainframe −A Liquid
 Approach)Jがある。この論文では、メイン
フレームコンピュータのパッケージを冷却するための別
の水冷システムについて述べている。
発明が解決しようとする問題点 然し乍ら、多数の集積回路を相互接続及び実装する公知
の解決策は、多数の欠点がある。その第1は、集積回路
と熱交換媒体との間の熱伝達が不充分であるため及び基
体上の電気接続部のピッチを所望通りには小さくはでき
ないために、集積回路が所望の密度で実装できないこと
である。例えば、上記の3081シリーズのモジュール
では、バネ仕掛けのピストンと集積回路の後面との間の
熱結合が不充分である。この不充分な接触により、チッ
プからピストンには所望の通りの多くの熱を伝達できな
い、第2に、セラミック基体に形成される導電パターン
がスクリーン印刷の厚いフィルムラインで構成されるた
めに、このラインの密度が非常に低いものとなる。高密
度ラインの要求を満たすためには、セラミック/相互接
続部の更に別の層を用いねばならず、これにより、モジ
ュールのコストとそれを製造する際の困難さが増大する
問題点を解決するための手段 本発明は、好ましい実施例では、信号伝搬遅延を最小に
するために所望数の集憚回路を非常にコンパクトなやり
方で相互接続するモジュールを提供すると同時に、回路
の動作中に発生する熱を効果的に消散させる手段を提供
する。このモジュールは、熱伝導性の基体、典型的には
、実装すべき集積回路とはゾ同じ程度の厚みの銅又は銅
合金のプレートを含んでいる。この基体の上面には、非
常に薄い電気絶縁材料の層が付着され1次いで電気的な
相互接続部が付着される。好ましい実施例においては、
電気的な相互接続部が写真平版技術によって形成される
0次いで、必要に応じて多数の絶縁材料の層と電気的な
相互接続部が順次に形成され、これらの種々の層の間の
接続を行なうために経路が形成される。これらの多数の
層は、所望の相互接続をもたらす上に、それら自体を通
じて効率的な熱伝導を行ない得るに充分なほど薄いもの
である。写真平版技術によって厳密な裕度が得られるこ
とにより、非常に多数のダイに対して少数の相互接続層
を用いるだけで済む。
この場合も、典型的には、電気的相互接続層の上面に、
その下の層の所望の領域に至る導電性信号路を形成する
ような経路をメツキすることにより、1つ以上の電源及
びグランドプレーンが形   □成される。集積回路は
、次いで、最も上の電源部又はグランドプレーンに取付
けられてその表面が該プレーンと並置するようにされ、
ワイアボンディング又はテープ自動ボンディングを用い
て集積回路とその周囲の接続部との間に電気的な接続が
与えられる。
モジュール組立体は、このモジュール組立体をソケット
、プリント回路板又は他のコネクタに接続するためのピ
ンを受は入れる開口部を基体の周囲に設けることによっ
て完成される。集積回路を取付ける基体面とは反対の面
にヒートシンクを取付けることができる。又、必要があ
れば、回路を囲うためにリッドを設けてもよい。
電気的な相互接続部がダイの下及びダイの間の絶縁材料
に埋め込まれているため、信号経路は短く、伝搬遅延は
最小となる。モジュールを金属基体から分離する厚さ数
ミクロンの絶縁材料により、電気的な分離を犠牲にする
ことなしに高い熱伝導性がもたらされる。比較的薄く然
も熱伝導性が高い基体により、回路と反対の基体面に取
付けられている冷却装置と集積回路との間に良好な熱結
合が確保される。集積回路の不活性の面が基体に取付け
られているために、ワイアボンディング又はテープの自
動ボンディングを用いて、これらの集積回路を電気接続
部の最上層に相互接続することができる。
実施例 以下、添付図面を参照し、本発明の実施例を詳細に説明
する。
添付図面は、本発明の好ましい実施例による多チツプ相
互接続システムを製造する1つの方法を説明するための
ものである。第1図は1本発明に用いるのに適した基体
10の断面図である。好ましい実施例においては、基体
10は、高い熱伝導性を有する比較的薄いプレートによ
って構成されており、このプレートは多数の集積回路を
支持する適当なサイズにされている0本発明の1つの実
施例においては、プレート10は、銅合金C14700
等の熱伝導性の高い加工自在な銅合金で構成される。こ
のプレート10は、厚さが40ミルで、長方形で、辺が
数インチで、アマックス・コーポレーション中インク(
Amax CorporationInc、)製のもの
である。殆どの実施例においては。
プレート10は、電力信号、グランド信号又は他の信号
を搬送することのできる導電性のものでもある。プレー
ト1oの表面12は、以下に述べる理由により、できる
だけ平らに製造される。
所望数の開口14及び15がプレート10を貫通するよ
うに形成され、導電性のピンをプレート10の上面12
とその下面13との間に通してモジュールを回路板、ソ
ケット又は他のコネクタに結合できるようにされる。こ
れらの開口は、次いで、適当な材料、例えばエポキシ又
は液体ポリイミド(デュポン(DuFont)社製)を
用いて、上面12及び下面13と同じ高さになるように
詰め込まれる。ポリイミドが使用される場合は、銅とポ
リイミドとの間に接着層を用いてもよい。
第1A図は、プレート10の一部分の拡大図である。第
1図に関連して述べた段階に続いて、ポリイミド又は他
の適当な電気絶縁材料の薄い層16が、通常の半導体製
造技術を用いて、プレートの上面に付着される。好まし
い実施例において、層16は、厚さおよそ3ないし25
ミクロンのポリイミドであり、その後その上に形成され
る導電層の所望の部分をプレート10から電気的に分離
するものである6プレート10が電気信号を搬送するか
電力を供給するか又はグランディングの役目を果たす場
合は1層16を貫通する開口を写真平版技術で形成する
ことができ、形成した領域内のポリイミドは、公知の半
導体製造技術を用いて除去される。このような開口部が
設けられている場合には、ポリイミド16の上面に付着
された導電層がこれらの開口部を通じてプレート10に
電気的に接続される。この接続により、供給する電力信
号又はグランド信号を、層16の上に形成された導体に
結合することができる。
層16の上面には、厚さ数百オングストローム台のチタ
ニウムの非常に薄い層17が、例えば、スパッタリング
その他の公知の技術によって付着される。チタニウム層
18の上面には、厚さ3ないし4ミクロンの銅層18が
スパッタリングされる。チタニウムにより、銅層18が
ポリイミド16に適当に接着される。当然、他の公知の
材料を用いることもできるが、銅は、その優れた導電性
により、層18として好ましいものである。
通常の写真平版技術を用いて、チタニウム層17と銅層
18とによるサンドイツチ体が、第1B図に示すように
、導電材料の所望の領域に形成される。このような公知
の写真平版プロセスの1つは、層18の上面にわたって
ホトレジストをスピンさせ、マスクを通じてホトレジス
トを露光し。
それを現像することである。銅−チタニウムのサンドイ
ッチ層の上記のように露光された部分は、次いで、CF
4等の活性ガス中でのプラズマエツチングによるか或い
は標準的な化学手段かのいずれかによってエツチングさ
れる。
次に、第1B図に示すように、絶縁材料の追加層19が
、層17と層18の残りの部分上に付着される。好まし
い実施例においては、厚さ10ミクロンのポリイミド(
下にあるポリイミド16から測定して)が、構造体の表
面に広がるようにされる。この場合も、公知の半導体製
造技術を用いて、ポリイミド層19がマスクされ、その
下にある導電領域17及び18への経路が所望されると
ころでは除去される。このような経路20の1つが第1
C図の中央に示されており、ここでは。
ポリイミド19が除去されている。
又、第1C図に示されているように、チタニウム21と
銅22の更に別の層が、ポリイミド層19が除去された
部分の上に付着され、ポリイミド層19が除去されたと
ころでは、チタニウム層21と銅層22とがその下にあ
る導電領域と接触し、これによって経路を形成する。チ
タニウム層は、厚さ200オングストロ一ム台であり、
銅層は厚さおよそ5ミクロンである。
再び、公知のマスク及びエツチング技術を用いて1層2
1及び層22が、所望の形状にパターン化される。これ
は、第1D図に示されている。
第1A図ないし第1D図について述べたプロセスは、絶
縁材料及び導電材料の追加層と、更に別の経路とを形成
するために、必要な回数だけ繰り返される。第1E図は
、ポリイミドの第3の層24が付着されると共に導電性
チタニウム25と銅26とによる第3のサンドイッチ層
が付着され形成された構造体を示すものでる。所望数の
絶縁材料及び導電材料の層が形成されると、第2図ない
し第8図に関連して述べたプロセスが用いられる。好ま
しい実施例においては、4つの金属層(電源、グランド
、X及びY)と5つのポリイミド層が使用される。この
金属層は、典型的に厚さ5ミクロンであり、ポリイミド
層は厚さ3ないし10ミクロンである。
第2図は、プレート10と、絶縁層及び導電層30のサ
ンドイツチ体との断面図であり、第1A図ないし第1E
図のプロセスが完了した時の状態を示すものである。第
2図以降の図の縦方向のスケールは、非常に誇張されて
いる。
構造体の上面には、第3図に示すように、導電M32が
形成される。好ましい実施例においては、この層32は
、厚さ3ないし5ミクロンにスパッタリングされた銅よ
り成り、これは、厚さ数百オングストロームのニッケル
等のバリア金属と厚さ0.6ミクロンの金とによってメ
ツキされる。
銅は高い導電性と熱伝導性を有しており、ニッケルは、
銅層と金層との間に充分な接着性を確保して鋼と金との
相互拡散を減少させる。金の層により、以下に述べるよ
うに集積回路の半田付けができる。導電層32は、本発
明のいくつかの実施例において、グランド信号又は電力
信号を供給する。
所望ならば、例えば多数の基準電圧源が必要なシステム
においては、追加絶縁材料をサンドイッチ層32の上面
に付着してその上に追加の導電層を形成し、パッケージ
のための追加電源及び/又はグランディング配線を行な
うことができる。そのようにしたときには、上部導電面
のみが金−ニッケルメッキを含む。
第4図に示すように、必要があれば、通常のマスキング
及びエツチング技術を用いて、面32の一部分をその下
にある材料3oの表面から除去することもできる。好ま
しい実施例においては、これらの領域は、写真平版技術
によって形成され、その一部分が化学的に除去される。
例えば、プロセスのこの段階では、ポンディングパッド
が面32内に形成され、ワイアボンディング、テープの
自動ボンディング又は他の公知の技術により集積回路か
らの導電リード線を取付けることができる。
第4図では、ポンディングパッド34が断面図で示され
ている。一般的には、ポンディングパッド34は、その
下面が、第1A図ないし第1E図に示すように付着した
導電材料の最上層26と接触する。これにより、集積回
路からの信号が第1A図ないし第1E図について述べた
層を通じて1つの回路から他の回路へ移動することがで
きる。
前述の開口14及び15が1次いで、例えばそれらを再
ドリルすることによって再び開けられる。好ましい実施
例においては、絶縁材エポキシの環状領域が各開口の周
囲に残るようにされ、絶縁層となる。この絶縁層により
、開口に挿入されるピンが基体10と短絡しないことに
なる。
第5図に示すように、開口35及び36は、公知の技術
を用いて、その内面を導電性にすると共にそれらを導電
面32(1つ又は複数)に接続するために、導電材料3
8例えば銅によってメツキされる。各開口のメツキされ
た内面は、面32が開口35及び36の縁に延びること
が許容されるところでこの面32に接続される。例えば
、面32の一部分が開口35を取り囲むことが許容され
る。このようにして、メツキ部38は、プレート32の
一部分に電気的に接続される。このようにして、開口3
5及び36に挿入され取付けられたピンは、組立体内の
所望の回路部分に電気的に接続される。
集積回路ダイ40は、次いで、最上層32の上面に、第
6図に示すように取付けられる。好ましい実施例におい
て、ダイ基体が電気的にバイアスされる場合には、集積
回路40の後部と導電面との間に絶縁物が配置されない
。この実施例では、ダイ40は、取付けるべき各ダイの
下に半田プリフォームを配置した後に組立体全体を加熱
して半田を溶かしダイを面32に接着することによって
導電面に半田付けされる。集積回路40の基体を面32
から電気的に分離することが必要な場合は、エポキシ等
の絶縁材料を用いてダイの後部を面32に取付けること
もできる。
これも第6図に示すように、集積回路ダイ40内の各回
路は、公知のワイアボンディング42を用いてポンディ
ングパッド34に電気的に接続することができる。ワイ
アボンディング42は、集積回路40を、層30に配置
された相互接続部に導電性ポンディングパッド34を通
じて電気的に接続すると共に、開口35及び36のどち
らか希望する方のメツキ38にも電気的に接続する。
第6図の左側に示す本発明の別の実施例においては、集
積回路ダイ41は、テープによる自動ボンディングを用
いて面32内の領域43に電気的に接続されて示されて
いる。このような実施例においては、公知のバンプ45
は、面32とダイ41のポンディングパッドとにメツキ
付けされ、鋼溶又は他の公知の材料で電気的な相互接続
を行なえるようにする。リード、m46のようなテープ
の自動ボンディングにより、ダイ41とその周囲のポン
ディングパッドとの間の全ての電気的接続を一度に行う
ことができる。これは、ワイアを一度に1つづつ接続す
るワイアボンディングとは対照的である。
第6図に示すテープの自動ボンディング部46は、説明
のために設けられているに過ぎない。
テープ自動ボンディング部及びワイアボンディング部は
同一のモジュールに製造することができるが、典型的に
は、1つのモジュールに1つの形式のボンディングのみ
が使用される。
ダイ40及び41と面32との間に電気的接続部42及
び/又は46を形成した後、パッケージ組立体は第7図
に示すように完成される。
リッド52は、スペーサ50を用いて信号面32の上面
に取付けることができる。1つの実施例では、リッド5
2とスペーサ50はセラミック製であり、既知のガラス
フリットシールによって互いに予め固定される。リッド
組立体は、次いで、エポキシボンディング又は半田付は
等の低温処理によって基体に取付けられる。又、好まし
い実施例では、冷却チャンバ54がプレート10の下面
に取付けられる。冷却チャンバ54は、プレート10の
反対面に取付けられる多数の集積回路の動作によって発
生する熱を消散させるためのヒートシンクを構成する。
冷却は、低電力の分野1例えば、CMOSダイ40を用
いた分野で、放射又は強制空気冷却のみを用いて行なう
ことができる。
高電力の分野では、例えば集積回路がバイポーラ装置で
ある時に、水冷方式が用いられる。このような場合には
、冷却チャンバ54は、プレート10から熱を消散させ
るための水を圧送するチャンバで構成される。このよう
な冷却チャンバの1つの実施例が、1984年3月19
日出願の「半導体チップのモジュール構造(Modul
e Con5tructionfor Sem1con
ductor Chip)Jと題する米国特許出願筒5
90,651号に示されている。この特許出願は、現在
では、1986年7月29日付けで米国特許節4,60
3,345号となっている。
面32にマウントされた集積回路を外部装置に電気的に
接続できるようにするために、ピン60が半田付は又は
他の方法で開口35及び36内に取付けられる。このよ
うにして、第7図及び第8図に示すモジュール組立体全
体を、ソケット、プリント回路板或いは他の接続装置に
挿入することができる。本発明の1つの実施例において
は、21個の集積回路が860本のピンを通じてそのよ
うな装置に接続される。
第8図は、第7図の断面図に示された全モジュール組立
体の上面図であり、どのようにして所望数の集積回路ダ
イを相互接続するかを示すものである。導電性基体10
は、第8図に方形プレートとして示されている。然し乍
ら、他の希望の形状とすることもできる。第8図に示す
構造体は、面32に取付けるべき21個の別々の集積回
路用の位置を含んでいる。面32の周辺には、5列のピ
ン60が配置されており、これらのピン60は、集積回
路のアレイの周りに延びている。
第9図は、第8図の左上部の拡大図であり、ポンディン
グパッド34を拡大したものである。
環状領域70は、個々の集積回路ダイか取付けられた面
32の部分71を、ポンディングパッド34から分離す
る。タブ72は、所望のポンディングパッド34をその
周りの面32に接続し、そのパッド34にボンディング
された全てのリード線を外面に電気的に接続して、希望
の電源電圧又は基準電圧を、タブ72を通じてパッド3
4に接続できるようにする。
各図面に示されているパッケージは、従来のパッケージ
及び相互接続構成と比較して多数の独自の特徴を備えて
いる。特に、このパッケージは、信号伝搬遅延を最小に
するために、非常に多数の集積回路を非常にコンパクト
に相互接続する。同時に、このパッケージは、各集積回
路ダイ40の後面が熱伝導性のプレート10に良好に熱
結合されているために、回路の動作中に発生した熱を高
い効率で消散させる。介在材料30は、熱の消散に対す
る抵抗を最小にするに充分なほど薄いものである。又、
このパッケージにより、相互接続層30内で所望数の相
互接続が可能になる一方、ダイを取付ける位置の真下に
相互接続部を形成することができる。更に、このパッケ
ージにより、所望数の電圧及び信号面をダイの下に形成
して電力信号とグランド信号を供給できる一方、このパ
ッケージは、システム全体を再設計することなく種々の
種類のヒートシンクに適合できるものである。
上記の好ましい実施例の説明は、本発明を例示するため
のものに過ぎず、このため、多くの実施例について説明
してきた。又、この説明は、本発明の範囲を限定するも
のではない。
【図面の簡単な説明】
第1図は、本発明に用いるのに適した導電性基体の断面
図、 第1A図ないし第1E図は、基体上に相互接続材料と絶
縁材料の一連の導電層を形成するための1つのプロセス
を示す図で、特に。 第1A図は、絶縁材料の層と第1の導電層を形成した後
の基体の断面図、 第1B図は、相互接続層をパターン化し絶縁材料の追加
層を形成した後の基体の断面図、第1C図は、第2導電
層を付着した後の基体の断面図、 第1D図は、第2導電層をパターン化した後の基体の断
面図。 第、IE図は、更に別の絶縁層と導電材料層を付着した
後の基体の断面図。 第2図は、第1A図ないし第1E図について述べたプロ
セスの完了後の基体の状態を示す断面図、 第3図は、第2図の構造体上に第1導電面を形成した後
の基体の断面図、 第4図は、導電面の不所望の部分を除去し基体を貫通す
る開口を形成した後の基体の断面図、第5図は、開口の
内面にメツキを施してそれらの面を基体の所望の部分に
電気的に接続した後の基体の断面図、 第6図は、集積回路をその下の構造体に取付けて電気的
に接続した後の基体の断面図、第7図は、基体の開口に
ピンを取付け、基体の下面にヒートシンクを設け、集積
回路をカバーするリッドを設けた後の基体の断面図、第
8図は、第7図に示す構造体を含むモジュール全体の、
カバーを取外した上面図、そして第9図は、第8図の一
部拡大図である。 10、、、基体    12.、、上面13、、、下面 14.15,35.36.、、開口部 16、、、層 17.21.25.、、チタニウム層 18.22.26.、、銅層 19.24.、、ポリイミド層 20、、、経路 30、、、サンドイッチ層 32、、、導電層 34、、、ポンディングパッド 38、、、導電材料 40.41.、、集積回路ダイ 42、、、ワイアボンディング 43、、、領域    45.、、バンプ46、、、リ
ード線  50.、、スペーサ52、、、リッド   
54.、、冷却チャンバ60、、、ピン    70.
、、環状領域72、、、タブ +−ノ :

Claims (15)

    【特許請求の範囲】
  1. (1)第1の面を有する熱伝導性の基体と、上記第1の
    面にわたって配置された電気絶縁材料の第1の層と、 上記電気絶縁材料の層上に配置された少なくとも1つの
    電気的な相互接続層と、 上記少なくとも1つの電気的な相互接続層にわたって配
    置された電気絶縁材料の第2の層であって、上記少なく
    とも1つの電気的な相互接続層の選択された部分へと貫
    通する開口を含んでいるような第2の層と、 上記第2層の電気絶縁材料上に配置され、上記開口を通
    して延びて上記少なくとも1つの層の選択された部分と
    接触するような上部の電気的な相互接続層と、 上記上部の層に取り付けられた複数の集積回路と、そし
    て 集積回路を上記上部の層に電気的に接続する手段とを具
    備することを特徴とする集積回路を相互接続するモジュ
    ール。
  2. (2)上記基体は第2の面を含み、この第2の面にヒー
    トシンクが取り付けられる特許請求の範囲第1項に記載
    のモジュール。
  3. (3)上記基体は、上記第1の面が片側で且つ第2の面
    が反対側である所望の厚みのプレートである特許請求の
    範囲第2項に記載のモジュール。
  4. (4)上記基体は、モジュールを他の装置に接続するた
    めのピンを挿入する複数の開口を備えている特許請求の
    範囲第3項に記載のモジュール。
  5. (5)上記開口は、絶縁材の環状領域によって基体の他
    部分から絶縁される特許請求の範囲第4項に記載のモジ
    ュール。
  6. (6)各開口は導電性の材料が被覆された内面を含む特
    許請求の範囲第5項に記載のモジュール。
  7. (7)上部の電気的な相互接続層は所望の開口を取り囲
    むようにされ、このような開口の内面の被覆は上部層に
    電気的に接触するように延びる特許請求の範囲第6項に
    記載のモジュール。
  8. (8)集積回路を覆うように上部層に取り付けられたリ
    ッドを更に備えている特許請求の範囲第7項に記載のモ
    ジュール。
  9. (9)導電性の基体は、銅の合金より成る特許請求の範
    囲第1項に記載のモジュール。
  10. (10)電気絶縁材料の第1の層はポリイミドである特
    許請求の範囲第9項に記載のモジュール。
  11. (11)少なくとも1つの電気的な相互接続層は、チタ
    ニウムの下層と銅の上層のサンドイッチ体より成る特許
    請求の範囲第10項に記載のモジュール。
  12. (12)電気絶縁材料の第2の層は、ポリイミドである
    特許請求の範囲第11項に記載のモジュール。
  13. (13)集積回路を上層に電気的に接続する手段は、ワ
    イアボンディングである特許請求の範囲第1項に記載の
    モジュール。
  14. (14)集積回路を上層に電気的に接続する手段は、テ
    ープの自動ボンディングである特許請求の範囲第1項に
    記載のモジュール。
  15. (15)熱伝導性のプレートと、 このプレート上に配置された電気絶縁材料の第1層と、 第1の電気的な接続層と、 この第1の電気的な接続層の選択された部分上に配置さ
    れた絶縁材料の第2層と、 絶縁材料の第2層上に配置されて第1層の選択された部
    分と接触する第2の電気的な接続層と、この第2の電気
    的な接続層の選択された部分上に配置された絶縁材料の
    第3層と、 この絶縁材料の第3層上に配置され、第2の電気的な接
    続層の選択されない部分と接触する導電性材料の層と、 導電性材料の層に取り付けられた複数の集積回路と、 上記第3層上に配置された導電性材料の層に集積回路を
    電気的に接続する手段とを具備したことを特徴とする集
    積回路を相互接続するモジュール。
JP62051828A 1985-06-24 1987-03-06 集積回路を相互接続するためのモジユ−ル Pending JPH01132151A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/748,087 US4692839A (en) 1985-06-24 1985-06-24 Multiple chip interconnection system and package

Publications (1)

Publication Number Publication Date
JPH01132151A true JPH01132151A (ja) 1989-05-24

Family

ID=25007953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62051828A Pending JPH01132151A (ja) 1985-06-24 1987-03-06 集積回路を相互接続するためのモジユ−ル

Country Status (5)

Country Link
US (1) US4692839A (ja)
EP (1) EP0279996A1 (ja)
JP (1) JPH01132151A (ja)
AU (1) AU591240B2 (ja)
CA (1) CA1257402A (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US5166773A (en) * 1989-07-03 1992-11-24 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5209390A (en) * 1989-07-03 1993-05-11 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5067004A (en) * 1989-12-13 1991-11-19 Digital Equipment Corporation Module for interconnecting integrated circuits
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5140405A (en) * 1990-08-30 1992-08-18 Micron Technology, Inc. Semiconductor assembly utilizing elastomeric single axis conductive interconnect
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
US5161090A (en) * 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
JPH10505162A (ja) * 1994-09-09 1998-05-19 マイクロモジュール・システムズ 回路のメンブレンプローブ
JPH10506459A (ja) * 1994-09-09 1998-06-23 マイクロモジュール・システムズ 回路のメンブレンプローブ
WO1996013967A1 (en) * 1994-10-28 1996-05-09 Micromodule Systems Programmable high density electronic testing device
FR2754390A1 (fr) * 1996-10-07 1998-04-10 Gec Alsthom Transport Sa Module de puissance a composants electroniques semi-conducteurs de puissance et interrupteur de forte puissance comportant au moins un tel module de puissance
DE19647916C2 (de) * 1996-11-20 1999-02-18 Ilfa Industrieelektronik Und L Leiterplattenanordnung
US5898573A (en) * 1997-09-29 1999-04-27 Ericsson Inc. Microelectronic packages and packaging methods including thermally and electrically conductive pad
KR100521339B1 (ko) * 1998-10-17 2005-12-21 삼성전자주식회사 컴퓨터 시스템의 반도체 장치 모듈 장착 구조
JP2001015545A (ja) * 1999-07-02 2001-01-19 Shinkawa Ltd ワイヤボンディング装置及び方法
US6219245B1 (en) * 2000-04-18 2001-04-17 General Motors Corporation Electrically isolated power switching device mounting assembly for EMI reduction
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US7043585B2 (en) * 2002-03-13 2006-05-09 Sun Microsystems, Inc. Flexible system architecture with common interface for multiple system functions
JP2006286977A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びに金属部材および金属部材の製造方法。
US20090001547A1 (en) * 2007-06-30 2009-01-01 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US8471375B2 (en) 2007-06-30 2013-06-25 Kinsus Interconnect Technology Corp. High-density fine line structure and method of manufacturing the same
US20090008766A1 (en) * 2007-07-02 2009-01-08 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US9435855B2 (en) 2013-11-19 2016-09-06 Teradyne, Inc. Interconnect for transmitting signals between a device and a tester
US9594114B2 (en) 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics
US9977052B2 (en) 2016-10-04 2018-05-22 Teradyne, Inc. Test fixture
US10677815B2 (en) 2018-06-08 2020-06-09 Teradyne, Inc. Test system having distributed resources
US11363746B2 (en) 2019-09-06 2022-06-14 Teradyne, Inc. EMI shielding for a signal trace
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558096A (en) * 1978-06-30 1980-01-21 Ibm Ic package
JPS5832785A (ja) * 1981-08-21 1983-02-25 山本 学 正方形ゲ−ム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
EP0135120B1 (de) * 1983-08-23 1988-03-09 BBC Brown Boveri AG Keramik-Metall-Element
US4574470A (en) * 1984-03-19 1986-03-11 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
US4577398A (en) * 1984-09-07 1986-03-25 Trilogy Computer Development Partners, Ltd. Method for mounting a semiconductor chip
DE3679627D1 (de) * 1985-09-24 1991-07-11 Contraves Ag Mehrschichtige gedruckte schaltungsplatte.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558096A (en) * 1978-06-30 1980-01-21 Ibm Ic package
JPS5832785A (ja) * 1981-08-21 1983-02-25 山本 学 正方形ゲ−ム

Also Published As

Publication number Publication date
AU591240B2 (en) 1989-11-30
US4692839A (en) 1987-09-08
EP0279996A1 (en) 1988-08-31
CA1257402A (en) 1989-07-11
AU6924887A (en) 1988-09-01

Similar Documents

Publication Publication Date Title
US4692839A (en) Multiple chip interconnection system and package
US6400573B1 (en) Multi-chip integrated circuit module
US4472876A (en) Area-bonding tape
US5432677A (en) Multi-chip integrated circuit module
US4744007A (en) High density LSI package for logic circuits
US5182632A (en) High density multichip package with interconnect structure and heatsink
US4446477A (en) Multichip thin film module
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US5016138A (en) Three dimensional integrated circuit package
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5039628A (en) Flip substrate for chip mount
US5904499A (en) Package for power semiconductor chips
US5998859A (en) Packaging and interconnect system for integrated circuits
US5379191A (en) Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5943213A (en) Three-dimensional electronic module
US5373627A (en) Method of forming multi-chip module with high density interconnections
US6495912B1 (en) Structure of ceramic package with integrated passive devices
JPH0325023B2 (ja)
EP0171232B1 (en) Area-bonding tape
US6562656B1 (en) Cavity down flip chip BGA
JPH0529537A (ja) 半導体モジユール構造
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
WO1991005370A1 (en) Hybrid module electronics package
JPH01258458A (ja) ウェーハ集積型集積回路
US6331731B1 (en) Column for module component