JPH01132176A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光励起により発生したキャリアを蓄積する方
式の光電変換装置に関する。

［従来技術］ 第７図（Δ）は、特開昭６０−１２７５９−；公報〜特
開昭６０−１２７６５号公報に記載されている光電変換
装置の概略的断面図、第７図＋１１）は。

その１個の光電変換セルの等価回路図である。

両図において、ｎシリコン基板１上に光電変換セルが形
成され配列されており、各光電変換セルは５ｉ０２　、
　Ｓｉ３　Ｎ４　、又はポリシリコン笠より成る素子分
離領域２によって隣接する光電変換セルから電気的に絶
縁されている。

各光電変換セルは次のような構成を有する。

エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域３上にはｐタイプの不純物をドーピングすること
でｐ領域４が形成され、ｐ領域４には不純物拡散技術又
はイオン注入技術等によってｎ中領域５が形成されてい
る。ｐ領域４およびｎ中領域５は、各々バイポーラトラ
ンジスタのベースおよびエミッタである。

このように各領域が形成されたｎ−領域３Ｆには酸化膜
６が形成され、酸化膜６−ヒに所定の面積なイ１するキ
ャパシタ電極７が形成されている。

キャパシタ電極７は酸化膜６を挟んでｐベース領域４と
対向し、キャパシタ電極７にパルス電圧を印加すること
で浮遊状態にされたｐベース領域４の電位を制御する。

その他に、ｎ十エミッタ領域５に接続されたエミッタ電
極８、基板１の刈面に不純物濃度の高いｎ中領域＋１．
およびバイポーラトランジスタのコレクタに電位を与え
るためのコレクタ電極１２がそわぞれ形成されている。

次に、基本的な動作を説明する。まず、バイポーラトラ
ンジスタのｒ）ベース領域４は負電位の初期状態にある
とする。このｐベース領域４側から光１３が入射し１人
ｑ−を光によって発生した電子・ＩＦ孔対のうちの正孔
がｐベース領域４に蓄積され、蓄積された正孔によって
ｐベース領域４の電位が正方向に１胃する（蓄積動作）
。

続いて、キャパシタ電極７に読出し用の正電圧パルスが
印加され、晶積動作時のベース電位変化分に対応した読
出し信号が浮遊状態にしたエミッタ電極８から出力され
る（読出し動作）。ただし、ｐベース領域４の蓄積電荷
ｒＬｉはほとんど減少しないために、読出し動作の繰返
しが可能である。

また、ｐベース領域４に蓄積された正孔を除去するには
、エミッタ電極８を接地し、キャパシタ電Ｖｉ４７に正
電圧のリフレッシュパルスを印加する。このパルスを印
加することでｐ領域４はｎ十エミッタ領域５に対して順
方向にバイアスされ、蓄積された正孔が除去される。そ
して、リフレッシュパルスが立下がった時点でｐベース
領域４は初期状態に復帰する（リフレッシュ動作）。以
後、同様に蓄積、読出し、リフレッシュという各動作が
繰り返される。

要するに、ここで提案されている方式は、光入射により
発生したキャリアを、ｐベース領域４に蓄積し、その蓄
積電荷量によってエミッタ電極８とコレクタ電極１２と
の間に流れる電流をコントロールするものである。した
がって、蓄積されたキャリアを、各セルの増幅機能によ
り増幅してから読出すわけであり、高出力、高感度、さ
らに、低雑音を達成できる。

また、光励起によってベースに蓄積されたキャリア　（
ここではホール）によりベースに発生ずる電位Ｖｐは、
Ｑ／Ｃで与えられる。ここでＱはベースに蓄積されたホ
ールの電荷１１ｉ、Ｃはベースに接続されている容：１
１である。この式により明白な様に、高集積化された場
合、セル・サイズの縮小と共にＱもＣも小さくなること
になり、光励起により発生する電位Ｖｐは、はぼ一定に
保たれることがわかる。したがって、ここで提案されて
いる方式は、将来の高解像度化に対しても有利なもので
あると言える。

［発明が解決しようとする問題点］ しかしながら、上記従来の光電変換装置では、ベースに
蓄積されたキャリアを消滅させるリフレッシュ動作がエ
ミッタ・ベース間の順方向電流に頼っているために、短
時間のリフレッシュパルスでは、リフレッシュ後のベー
ス１“１位がリフレッシュ前のベース電位に依存し、こ
のことが残像の問題および光電変換特性の非直線性の原
因となっていた。

また、キャパシタ電極７は遮光領域となるために、キャ
パシタ電極の受光面」−の面積を出来る限り小さくして
、開口率を向１させることか望ましい。

Ｅ問題点を解決するための手段］ 本発明による光電変換装置は、 一導電型半導体領域に、光励起により発生したキャリア
を蓄積する反対導電型半導体領域が複数個形成され、 該反対導電型半導体領域の向い合う領域を各々主電極領
域とし、その間の前記−導電型半導体領域をチャネル領
域として絶縁ゲート型トランジスタが構成され、 前記チャネル領域は１Ｔｉｉ記反対導電型半導体領域の
向い合う領域の深さと同じか又はより深く形成され、か
つ該チャネル領域の不純物濃度は前記−導電型半導体領
域より高濃度であり、　＋ｉｌ記反対導電型半導体領域
の向い合う領域より低濃度であることを特徴とする。

［作用］ Ｆ記絶縁ゲート型トランジスタをＯＮ状態とすれば、各
セルの半導体領域の電位を蓄積キャリア量に関係なく一
定電位に設定することができる。

また、絶縁ゲート型トランジスタをＯＦＦ状態とすれば
、上記光電変換セルを各々電気的に分離することができ
る。

さらに、１記チヤネル領域の構成によって、絶縁ゲート
型トランジスタの短チヤネル化を図ることができ、開口
率の向りおよび高密度化を達成できる。

［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図（＾）は、本発明による光電変換装置の第１実施
例の概略的平面図、第１図＋Ｂ＋は、その■−１＆９断
面図、第１図（Ｃ）は、そのＩＩ　−ＩＩ線断面図であ
る。ただし、第７図と同一機能を右する部分には同一・
番号を付しである。

同図において、ノ、ζ板１は、Ｐ、Ｓｂ、ΔＳ等の不純
物をドープしてｎ型芯しくはｎ＋型、又はＢ等をドープ
してｐ型とされたシリコンノエ扱である。

基板！上にはエピタキシャル成長によってコレクタ領域
であるｎ−領域；３が形成され、ｎ″′領域３には不純
物拡散又はイオン１１人技術を用いて光電変換セルのｐ
ベース領域４が一定の間隔で形成されている。さらに、
固相、気相専からの不純物拡散又はイオン注入技術等に
よって、各ｐベース領域４には０＋エミツタ領域５が形
成され、バイポーラトランジスタを構成している。

垂直方向のバイポーラトランジスタは、第１図（Ｃ）に
示すように、厚い酸化膜２およびチャネルストッパ２ａ
による素子分離領域によって電気的に分離されている。

なお、素子分離の方法としては、ｎ中領域によるもの、
トレンチ型のもの等を採用してもよい。

さらに、酸化膜６を挟んで、各ｐベース領域４およびそ
れぞれ隣接するｐベース領域４間にまたがって電極１０
１が形成されている。

■）ベース領域４上の電極１０１は、ｐベース領域４と
対向してベース電位を制御するためのキャパシタＣｏｘ
を構成している。

隣接するベース間の１ａ極ｌｏｔは、その隣接するｐベ
ース領域４を各々ソース・ドレイン領域とし、その間を
チャネル領域１０３とするｐチャネルＭＯ３Ｉ−ランジ
スタ（以下、ＰＭＯＳという。）のゲート電極となって
いる。

本実施例では、キャパシタ電極とＰＭＯＳのゲート電極
とが接続された構成となっている。また、電極１０１の
材料としては、ポリシリコン。

高融点金属、シリサイド、ポリサイド等がある。

ＰＭＯＳのチャネル領域１０３は、後述するように、ｎ
−領域３より高濃度に、かつｐベース領域４より深く形
成される。

ＰＭＯＳは、ｐチャネル型かつノーマリオフ型であり、
電極１０１の電位が接地電位又は正電位であればＯＦＦ
状態である。したがって、隣接セル間のｐベース領域４
は電気的に分離された状態となり、従来のような素子分
離領域を形成する必要がない。それだけ素子の微細化に
有利となる。

逆に、電極１０１がしきい値電（ｊ７　Ｖ　ｔ　ｈを超
える負電位であると、１）ＭＯＳはＯＮ状態となり、各
セルのｐベース領域４が相１に導通した状態となる。

なお、基＆ｌがｐ型シリコンである場合には、基板１と
ｎ−領域３との間に、少なくともセンサ部がｎ十である
埋込み層を設けてもよい。

第２図（八）は、本実施例における１個のセルの回路図
、第２図（８３は、そのＰ　Ｍ　ＯＳがＯＦ　Ｆ状態で
の等価回路図である。

入射光によってｐベース領域４にキャリアが蓄積され、
その蓄積電をＱｓｉｇとすれば、蓄積電圧Ｖｓｉｇは、 Ｖｓｉｇ＝ＱｓｉＫ／ＣｔｏＬ となる。ただし、Ｃし０しはセンサ内全容；１１であり
１次式で表わされる。

Ｃｔ、ｏ　Ｌ＝Ｃｏｘ＋Ｃｇｄ＋Ｃｂｃ÷Ｃｂｃ　　−
Ｃｇｓ　ｕｂ／　　（Ｃｂｃ＋Ｃｇｓ　ｕｂ）したがっ
て、蓄積電ＩＥＶｓｉｇを大きくするに゛　は、ＣＬ　
ｏ　ｔ、を小さくする必要がある。

Ｃｔ、　ｏ　ＬのうちＣｂｅおよびＣｂ　ｃは不純物濃
度の設計によって定まる値である。通常、各領域の不純
物濃度は、次のように定められる。

。−領域３は、１０１３〜１０１５ｃｍ−３ｐヘース領
域４は、　　ｌ　０１６〜Ｉ　Ｏ”ｃ　ｍ　−３ｎ十エ
ミツタ領域５は、１０１！Ｊ〜１０２１ｃ　ｍ　−’ま
た、Ｃｏ　ｘは電極＋０１の面積および酸化膜６の厚さ
とによって決定されるが、その値自体は電極１０１に印
加される電圧によって定まる。

一方、ＰＭＯ３のゲート長は、高密度化および開口率の
向上の観点から短かい方が望ましい。

しかしながら、不純物濃度の低いｎ−領域３をそのまま
チャネル部に用いると、ショートチャネル効果によりＰ
ＭＯ３にリークが発生してスミャの原因となり、画質が
低下する。

そこで本実施例では１次に示すチャネル領域１０３をＰ
ＭＯ３のチャネル部に形成し、シミ１−トチャネル効果
を低減させ、短チヤネル化を達成した。

チャネル領域１０３の不純物濃度は、ｎ−領域３より高
く、ｐベース領域４より低く設定されている。ここでは
、１０１５ｃｍ−３である。

さらに、チャネル領域１０３の深さは、接合するｐベー
ス領域４より深く形成されている。

具体的には、例えばｎ−領域３の不純物濃度が２Ｘ　Ｉ
　０１４ｃｍ−３程度であるとすると、そのままではチ
ャネル長しく第１図（Ｂ））は３μｍ程度までしか短か
くできない。３μｍより短かいと、ショートチャネル効
果が生じ、ＰＭＯ３のしきい値電圧ｖｔｈが低下し、更
にＰＭＯ３のソース・ドレイン間がパンチスルーを起こ
して耐圧が低下するからである。

これに対して、本実施例のように、不純物濃度１０１５
ｃｍ−３程度のチャネル領域＋０３を形成すると、チャ
ネル長りを３μｍ・より短かくすることが可能となり、
短チヤネル化が達成される。

さらに、チャネル領域１０３によってＣｂｃが小さくな
り、かつ短チヤネル化によって素子分離領域を小さくで
きるために開口率を向上させることができる。このため
に、ｐベース領域４に蓄積されるキャリア量Ｑｓｉｇが
大きくなり、高感度化を達成することができる。

第：３図は、本発明の第２実施例の概略的な構成を示す
断面図である。

本実施例では、ｐベース領域４の間に、ｎ−領域３より
高濃度のチャネル領域２０２を形成し、その１−に酸化
膜６およびゲート電極２０＋を形成する。続いて、イオ
ン注入法等により、ゲート電極２０１をマスクとしてセ
ルファラインでｐ領域２０３を形成し、ｐ領域２０３を
ソース・トレインとするＰＭＯ３を構成する。

このように構成することで、第１実施例と同様にＰ　Ｍ
　ＯＳの短チヤネル化を達成でき、素子分離領域の微細
化を促進できる。本実施例では、ヂャンル艮１．を１．
５μｍ程度まで短かくすることが可能となる。

また、ソース・ドレインとなるｐ領域２０３を浅く形成
でき、また不純物濃度も任意に設定できるために、ＰＭ
Ｏ３の最適化を図ることができる。更に、セルファライ
ンで形成されるために、製造工程が簡略化され再現性も
良好となる。

なお１本実施例では、ｐベース領域４の電位を制御する
ためのキャパシタ電極は、ゲート電極２０１とは別個に
設けられている。

第４図は、本発明の第３実施例の概略的構成を示す断面
図である。

本実施例では、素子分離領域に溝を形成し、その底にチ
ャネル領域３０２、更に酸化膜６を介して電極３０１を
形成する。

電極；Ｓ０１は、隣接するｐベース領域４をソース・ド
レインとするＰＭＯ３のゲート電極であり、かつｐベー
ス領域４に酸化膜６を介して対向するキャパシタ電極で
ある。

本実施例では、溝工程により素子分離領域の幅を１ｇｍ
以下に形成することもｉｉｆ能となる。それにも拘らず
、チャネル実効長は、図示されるように、溝の横寸法り
より長くなり、ショートチャネル効果を抑止できる。

第５図は、本発明の第４実施例の概略的構成を小す断面
図である。

本実施例では、隣接するｐベース領域４間にチャネル領
域４０２、ソース・ドレインとなるｐ領域４０３および
酸化膜６を介して電極４０１が各々形成されている。そ
して、電極４０１はＰ　ＭＯＳのゲート電極であり、か
つキャパシタ電極でもある。

図示されるように１本実施例においても溝に電極４０１
が形成されるいるために、第３実施例と同様の効果を得
ることができる。

さらに、本実施例では、ｐ領域４０３の濃度をｐベース
領域４とは別個に任意に設定できる。このために、ｐ領
域４０３の濃度を１０１１０ｌ８”以上にすることで、
キャパシタ電極である電極４０１によって構成されるキ
ャパシタＣｏｘの値を安定化させることができる。

すなわち、既に述べたように、読出し動作を行う場合に
はキャパシタ電極である電極４０１にｉｌＥ電圧を印加
する。それによってｐベース領域４の電位を上’ｔｌさ
せて、苓積電１１−をエミッタ側へ読出すわけであるが
、その際、対向するｐ領域４０３の濃度が低いと、ｐ領
域４０３の表面が反転し、キャパシタの実効値Ｃｏｘ゛
は。

Ｃｏｘ−Ｃｉｎｖ／（Ｃｏｘ＋Ｃ１ｎｖ）となる。ただ
しＣ１ｎｖは１反転状態での容：ｉｌ値である。

このために、Ｃｏｘ″はＣｏｘより低下し、読出し信号
も低下する。このような問題を除去するために、ｐ領域
４０３を高い濃度にしてＣｏｘを安定させることが望ま
しい。

本実施例では、ｐ領域４０３の濃度をｐベース領域とは
別に設定できるために、上記問題を解決でき、センサ特
性を改善することができる。

第６図は、本発明の第５実施例の概略的構成を示す断面
図である。

本実施例では、素子分離領域のγ１Ｍを深く形成し、Ｐ
ＭＯ３だけでなく、キャパシタＣｏｘも溝内に形成して
いる。

すなわち、溝の底部にはチャネル領域５０２、溝側面に
はｐベース領域４と接合したｐ領域５０３が形成され、
酸化膜６を挟んでＰＭＯ３のゲート電極およびキャパシ
タ電極である電極５０１が埋込まれている。

これによって、キャパシタ電極は受光面から除去され、
開口率が飛躍的に向上する。また、Ｃｏｘの容１１１値
は、溝の深さによって容易に定めることができる。さら
に、上述したように、電極５０１と対向したｐ領域５０
３の不純物濃度はｐベース領域４とは別個に設定するこ
とができるために、Ｃｏｘの容晴値を安定化することが
できる。

Ｅ発明の効果］ 以り詳細に説明したように、本発明による光電変換装置
は、光電変換セルのキャリアを蓄積する半導体領域を各
々主電極領域とし、その間をチャネル領域とした絶縁ゲ
ート型トランジスタを有するために、この絶縁ゲート型
トランジスタをＯＮ状態とすれば、各セルの半導体領域
の電位を蓄積キャリア量に関係なく容易に一定電位に設
定することができる。このために、残像問題が解消され
１．また光電変換特性の線形性が改善される。

さらに、絶縁ゲート型トランジスタを０１：　Ｆ状態と
すれば、上記光電変換セルを各々電気的に分離すること
ができ、従来のような素子分離領域を形成する必要がな
く、製造プロセスが簡略化され、また素子の微細化にも
適したものとなる。

さらに、本発明のようにチャネル領域の濃度および深さ
を定めることによって、絶縁ゲート型トランジスタの短
チヤネル化を図ることができ、開口率を向［−させ、素
子分離領域の微細化、したがってセンサの高密度化を達
成できる。

【図面の簡単な説明】

第１図（八）は１本発明にょる光電変換装置の第１実施
例の概略的平面図、第１図（Ｂｌ　は、その１−Ｉ線断
面図、第１図［Ｃ）は、そノＩｔ　−ＩＩ線断面図、 第２図（＾）は、本実施例における１個のセルの回路図
、第２図＋Ｂ）は、そのＰＭＯ３がＯＦＦ状態での等価
回路図。 第３図〜第６図は、それぞれ本発明の第２〜第５実施例
の概略的な構成を示す断面図。 第７図（Ａ）は、特開昭６０−１２７５９号公報〜特開
昭６０−１２７６５号公報に記載されている光電変換装
置の概略的断面図、第７図（Ｂｌ　は、その１個の光電
変換セルの等価回路図である。 ｌ・・・基板 ３・・・ｎ−領域 ４・・・ｐベース領域 ５・・・ｎ十エミッタ領域 ６・・・酸化膜 ８・・・エミッタ電極 １０１．２０１，３０１，４０１．５０１・・・電極 １０３．２０２，３０２．４０２．５０２・・・チャネ
ル領域 代理人　弁理上　山　下　積　平 第１図 第２図 （Ａ）　　　　　　　　　　　　　（８）第３図 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体領域に、光励起により発生したキ
   ャリアを蓄積する反対導電型半導体領域が複数個形成さ
   れ、 該反対導電型半導体領域の向い合う領域 を各々主電極領域とし、その間の前記一導電型半導体領
   域をチャネル領域として絶縁ゲート型トランジスタが構
   成され、 前記チャネル領域は前記反対導電型半導 体領域の向い合う領域の深さと同じか又はより深く形成
   され、かつ該チャネル領域の不純物濃度は前記一導電型
   半導体領域より高濃度であり、前記反対導電型半導体領
   域の向い合う領域より低濃度であることを特徴とする光
   電変換装置。