JPH01133363A

JPH01133363A - semiconductor equipment

Info

Publication number: JPH01133363A
Application number: JP62292419A
Authority: JP
Inventors: Toshimasa Sadakata; 定方　利正
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-11-19
Filing date: 1987-11-19
Publication date: 1989-05-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体装置に関し、特に半導体素子とショット
キバリアダイオードを含んだ半導体装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a semiconductor device, and particularly to a semiconductor device including a semiconductor element and a Schottky barrier diode.

（ロ）従来の技術一般に半導体素子とショットキバリアダイオードを含ん
だ半導体装置は、例えば特開昭６０−１７０２６７号公
報があり、ショットキクランプ型トランジスタとしては
特願昭−６２−９５５５９号がある。一方これらの技術
を活用し試作したものとして第２図Ａ、Ｂがあり、この
構成は半導体基板（３１）内に形成されるトランジスタ
（邦）と、ショットキコンタクト領域（３３）とがある
。(B) Prior Art Generally speaking, a semiconductor device including a semiconductor element and a Schottky barrier diode is disclosed in Japanese Patent Laid-Open No. 170267/1982, and a Schottky clamp type transistor is disclosed in Japanese Patent Application No. 95559/1989. On the other hand, prototypes made using these techniques are shown in FIGS. 2A and 2B, which have a structure including a transistor (Japanese) formed in a semiconductor substrate (31) and a Schottky contact region (33).

ここでは第２図Ａに示すように、破線で示したベース領
域（３４）、ベース領域のガードリング（３５〉、エミ
ッタ領域（３６）、コレクタコンタクト領域（３７）が
ある。Here, as shown in FIG. 2A, there are a base region (34), a base region guard ring (35), an emitter region (36), and a collector contact region (37) shown by broken lines.

次に、この半導体基板（３１）上に被覆される第１の絶
縁層（３８）と、この絶縁層（３８）を蝕刻して形成さ
れ、第２図Ａに於いて一点鎖線で示されるエミッタコン
タクト（３９）、ベースコンタクト（４０＞およびコレ
クタコンタクト（４１）がある。Next, a first insulating layer (38) coated on this semiconductor substrate (31) and an emitter formed by etching this insulating layer (38) and shown by a dashed line in FIG. 2A. There is a contact (39), a base contact (40>) and a collector contact (41).

更にこのコンタクトを介してオーミックコンタクトする
第１層の電極（４２＞　、　（４３）　、　（４４）が
ある。Furthermore, there are first layer electrodes (42>, (43), (44)) that make ohmic contact through this contact.

この第１層の電極は、２〜３％のシリコンを含んだアル
ミニウムを材料とし、スパッタ法等で形成され、第２図
Ａに二点鎖線で示されている。This first layer electrode is made of aluminum containing 2 to 3% silicon and is formed by sputtering or the like, and is shown by a chain double-dashed line in FIG. 2A.

最後にこの半導体基板（３１）上に被覆される第２の絶
縁層（４５〉と、この第２の絶縁層（４５）を蝕刻して
、第２図Ａの三点鎖線で示きれるコンタクト（４６）と
、このコンタクト（４６）を介してショットキコンタク
ト部（３３）と第１層のベース電極（４３）をつなぐ一
連の第２層の電極（４７）とがある。Finally, the second insulating layer (45) coated on the semiconductor substrate (31) and the second insulating layer (45) are etched to form contacts ( 46) and a series of second layer electrodes (47) connecting the Schottky contact portion (33) and the first layer base electrode (43) via this contact (46).

ここで第２層の電極（４７）は実線で示され、シリコン
を含有しないアルミニウムを材料とし、ショットキコン
タクト部（３３）を介してショットキバリアダイオード
を形成している。Here, the second layer electrode (47) is shown by a solid line, is made of silicon-free aluminum, and forms a Schottky barrier diode via a Schottky contact portion (33).

（ハ）発明が解決しようとする問題点先ず前述の構成に於いて、第２層の電極（４７）を除去
すると、三点鎖線で示したコンタクト（４６）が露出き
れ、このコンタクト（４６）内には第１層のベース電極
（４３）が露出される。(c) Problems to be Solved by the Invention First, in the above-described configuration, when the second layer electrode (47) is removed, the contact (46) shown by the three-dot chain line is completely exposed, and this contact (46) A first layer base electrode (43) is exposed inside.

このベース電極（４３〉の膜厚が厚いと、第２図Ｂの破
線で囲んだ領域の如く、第２層の電極（４７）に括れ部
を生じ、第２図Ａの如くｘ印で示した領域のステップカ
バレージが悪化する。If the film thickness of this base electrode (43) is thick, a constriction will occur in the second layer electrode (47) as shown in the area surrounded by the broken line in FIG. 2B, and as shown by the x mark in FIG. The step coverage in the area affected will deteriorate.

この時ベースよりショットキバリアダイオードを介して
コレクタへ流れる電流が大きくなると、Ｘ印は溶断し、
電流は第２図ア、イで示した狭い領域から矢印の方向へ
流れるバスしか存在しないため、信頼性が低下する問題
点を有していた。At this time, when the current flowing from the base to the collector via the Schottky barrier diode becomes large, the X mark melts,
Since there is only a bus in which the current flows in the direction of the arrow from the narrow area shown in FIG.

（ニ）問題点を解決するための手段本発明は前述の問題点に鑑みてなされ、少なくとも１つ
の半導体素子（？）とショットキバリアダイオード（良
）が形成される半導体基板（４）と、この半導体基板（
４）上に形成される第１の絶縁層（１２）と、この第１
の絶縁層（１２）の開孔部（１４）を介して少なくとも
１つ形成される前記半導体素子（？）の第１層の電極（
１７）と、前記半導体基板（４）上に形成される第２の
絶縁層（１９）と、前記ショットキコンタクト領域（８
）に対応する前記第１および第２の絶縁［（１２）　、
　（１９）の開孔部（８）　、　（２０）と、前記第１
ＷＩの電極層（１７）と接続し宜つ前記ショットキコン
タクト領域（８）にショットキコンタクトする第２層の
電極（２２）とを備え、前記第１層の電極（１７）の一
部が前記第２の絶縁層（１９）で被覆されることで解決
するものである。(d) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and includes a semiconductor substrate (4) on which at least one semiconductor element (?) and a Schottky barrier diode (good) are formed; Semiconductor substrate (
4) a first insulating layer (12) formed thereon;
At least one electrode (?) of the first layer of the semiconductor element (?) is formed through the opening (14) of the insulating layer (12).
17), a second insulating layer (19) formed on the semiconductor substrate (4), and the Schottky contact region (8).
) corresponding to the first and second insulation [(12),
(19), the openings (8) and (20), and the first
a second layer electrode (22) connected to the WI electrode layer (17) and making Schottky contact with the Schottky contact region (8), a part of the first layer electrode (17) being connected to the Schottky contact region (8); This problem can be solved by covering the problem with the second insulating layer (19).

（＊）作用前述の如く第１層の電極（１７）の一部に第２の絶縁層
（１９）を被覆し、第１図Ａの三点鎖線で示す如き舌片
領域（２１）を設けると、太い二点鎖線で示す第１層の
電極（１７）上には、第２の絶縁層（１９）があるため
、従来の如き括れ部が第２層の電極（２２〉に生じない
。従って電流のバス面積が広がるため信頼性が向上する
。(*) Function As mentioned above, a part of the first layer electrode (17) is covered with the second insulating layer (19), and a tongue region (21) as shown by the three-dot chain line in FIG. 1A is provided. Since the second insulating layer (19) is present on the first layer electrode (17) shown by the thick two-dot chain line, the constriction as in the conventional case does not occur in the second layer electrode (22>). Therefore, reliability is improved because the current bus area is expanded.

（へ）実施例以下に本発明の半導体装置（１）の実施例を図面を参照
しながら説明する。(F) Embodiments Below, embodiments of the semiconductor device (1) of the present invention will be described with reference to the drawings.

ここではショットキクランプ型トランジスタで説明して
いるが、このトランジスタは他の半導体素子でも良い。Although a Schottky clamp transistor is used in the explanation here, this transistor may be any other semiconductor element.

先ず第１図Ｂに示す如く、半導体素子、ここではトラン
ジスタ（２）とショットキバリアダイオード（塁）が形
成される半導体基板（４）がある。First, as shown in FIG. 1B, there is a semiconductor substrate (4) on which semiconductor elements, here a transistor (2) and a Schottky barrier diode (base) are formed.

ここでこの半導体基板（４）は、Ｐ型の半導体基板上に
Ｎ型のエピタキシャル層が形成されたものであり、図面
上では示してないがこの半導体基板（４）にＮ０型の埋
込み層、この埋込み領域を囲むように形成されるＰゝ型
の分離領域があり、この分離領域で電気的に分離した島
領域（５）を第１図Ａおよび第１図Ｂに示す。Here, this semiconductor substrate (4) has an N type epitaxial layer formed on a P type semiconductor substrate, and although not shown in the drawing, this semiconductor substrate (4) has an N0 type buried layer, There is a P-type isolation region formed to surround this buried region, and an island region (5) electrically isolated by this isolation region is shown in FIGS. 1A and 1B.

この島領域（５）内には、破線で示すベース領域（６）
があり、このベース領域（６）内には、破線で示すエミ
ッタ領域（７）がある。また−点鎖線で示したショット
キコンタクトの開孔部（８）の中の破線で囲まれた領域
（９）は、Ｎ型のエピタキシャル層（４）が露出してお
り、ここでショットキコンタクトされる。更にほこのシ
ョットキコンタクト領域の囲りには、ベース領域（６）
で形成されるガードリング領域（１０）が形成され、前
記コレクタ領域（４）の一部にはフレフタコンタクト領
域（１１）が形成されている。Within this island region (5), there is a base region (6) indicated by a broken line.
Within this base region (6) there is an emitter region (7) indicated by a broken line. In addition, the N-type epitaxial layer (4) is exposed in the region (9) surrounded by the broken line in the Schottky contact opening (8) shown by the dotted chain line, and the Schottky contact is made here. . Furthermore, a base region (6) is formed around the Schottky contact region.
A guard ring region (10) is formed, and a frefter contact region (11) is formed in a part of the collector region (4).

次に、この半導体基板（４）上に形成される第１の絶縁
層（１２）と、この第１の絶縁層（１２）の開孔部（１
３）　、　（１４）　、　（１５）を介して形成される
前記半導体素子（？）の第１層の電極（１６）　、　（
１７）　、　（１８）とがある。Next, a first insulating layer (12) formed on this semiconductor substrate (4) and an opening (1) in this first insulating layer (12) are formed.
3), (14), (15), the first layer electrode (16), (
17) and (18).

ここで第１の絶縁層（１２）は、熱酸化法より形成され
るシリコン酸化膜であり、このシリコン酸化膜（１２）
を写真蝕刻法により開孔、エミッタコンタクト（１３）
、ベースコンタクト（１４）およびコレクタコンタクト
（１５）が形成される。ここでショットキコンタクトの
開孔部（８）は説明の都合上後とする。Here, the first insulating layer (12) is a silicon oxide film formed by a thermal oxidation method, and this silicon oxide film (12)
Emitter contact (13) is made by drilling a hole using photolithography.
, a base contact (14) and a collector contact (15) are formed. Here, the opening (8) of the Schottky contact is shown at the rear for convenience of explanation.

また夫々のコンタクトを介して第１層に形成されるエミ
ッタ、ベースおよびコレクタ電極（１６）　。Also emitter, base and collector electrodes (16) formed in the first layer via respective contacts.

（１７）　、　（１８）が、シリコンの含有したアルミ
ニウム電極で形成きれる。これは周知の如くアロイスパ
イクの防止のために形成される。また電極は微細パター
ンであるためドライエツチングで所定形状に形成される
。(17) and (18) can be formed using aluminum electrodes containing silicon. As is well known, this is formed to prevent alloy spikes. Further, since the electrode has a fine pattern, it is formed into a predetermined shape by dry etching.

更にこの半導体基板（４）上に形成される第２の絶縁層
（１９）と、前記ショットキコンタクト領域〈８〉に対
応する前記第１および第２の絶縁層（１２）。Further, a second insulating layer (19) formed on this semiconductor substrate (4), and the first and second insulating layers (12) corresponding to the Schottky contact region <8>.

（１９）の開孔部（８）　、　（２０）と、この開孔部
（２０）と−体となる舌片領域（２１）とがある。There are apertures (8) and (20) in (19), and a tongue region (21) that forms a negative body with the aperture (20).

ここで第２の絶縁層（１９）は、ＣＶＤ酸化膜やポリイ
ミド膜等を用いる。一方、三点鎖線で示す開孔部（２０
）は、この第２の絶縁層（１９）を蝕刻した際に形成さ
れるものであり、舌片領域（２１）も含まれている。ま
た−点鎖線で示ず開孔部（８）は、前記開孔部（２０）
が形成された後で開孔し、ベース領域（６）で形成され
たガードリング（１０）の一部とショットキコンタクト
面が露出されている。またこれらの開孔部（８）　、　
（２０）　、　（２１）は比較的ラフな寸法であり、ま
た傾斜を与えてエツチングしたいためにウェットエツチ
ングで形成している。Here, the second insulating layer (19) is made of a CVD oxide film, a polyimide film, or the like. On the other hand, the opening shown by the three-dot chain line (20
) is formed when this second insulating layer (19) is etched, and also includes a tongue region (21). In addition, the aperture (8) not shown by the dotted chain line is the aperture (20).
After the hole is formed, a portion of the guard ring (10) formed in the base region (6) and the Schottky contact surface are exposed. In addition, these openings (8),
(20) and (21) have relatively rough dimensions, and because it is desired to etch them with a slope, they are formed by wet etching.

最後にこの開孔部（８）　、　（２０）　、　（２１）
を介して形成される第２Ｍの電極（２２）がある。Finally, these openings (8), (20), (21)
There is a 2Mth electrode (22) formed through.

ここでこの第２層の電極（２２）は、シリコンの含有き
れてないアルミニウムより成り、前記第１層のベース電
極（１７）とはオーミックコンタクトし、一方ショット
キコンタクト領域（８）ではショットキ接合される。Here, the second layer electrode (22) is made of aluminum that does not contain silicon, and is in ohmic contact with the first layer base electrode (17), while in the Schottky contact region (8), a Schottky junction is formed. Ru.

本発明の特徴とする所は、前記第１層のベース電極（１
７）の一部が前記第２の絶縁層（１９）で被覆されてい
る点にあり、三点鎖線で示す舌片領域（２１）を形成す
ることにある。The feature of the present invention is that the base electrode (1
7) is partially covered with the second insulating layer (19), forming a tongue region (21) indicated by a three-dot chain line.

従って太い二点鎖線で示すベース電極（１７）の上には
、第２の絶縁層（１９）が形成されるため、ｘ印で示し
た領域に発生する括れ部が無くなる。よって矢印で示し
た方向に流れる電流のバス面積は更に広がるため信頼性
を向上させることができる。Therefore, since the second insulating layer (19) is formed on the base electrode (17) shown by the thick two-dot chain line, the constriction that occurs in the region shown by the x mark is eliminated. Therefore, the bus area of the current flowing in the direction indicated by the arrow is further expanded, so that reliability can be improved.

（ト）発明の詳細な説明した如く、第１層の電極（１７）の一部に前記第
２の絶縁層（１９）を形成することで、第２層の電極（
２２）に発生する括れ部を低下させ、断線や信頼性低下
を防止できる。(g) As described in detail of the invention, by forming the second insulating layer (19) on a part of the first layer electrode (17), the second layer electrode (
22) It is possible to reduce the constriction that occurs in the wire, thereby preventing wire breakage and reliability deterioration.

[Brief explanation of the drawing]

第１図Ａは本発明の半導体装置の平面図、第１図Ｂは第
１図ＡのＡ−Ａ’線における断面図、第２図Ａは従来の
半導体装置の平面図、第２図Ｂは第２図ＡのＡ−Ａ″線
における断面図である。（１２）・・・第１の絶縁層、　（１６）　、　（１７
）　、　（１８）・・・第１層の電極、　（１９）・・
・第２の絶縁層、　（２１）・・・舌片領域、　（２２
）・・・第２層の電極。1A is a plan view of a semiconductor device of the present invention, FIG. 1B is a sectional view taken along the line AA' in FIG. 1A, FIG. 2A is a plan view of a conventional semiconductor device, and FIG. 2B is a cross-sectional view taken along line A-A'' in FIG. 2A. (12)...first insulating layer, (16), (17)
), (18)...first layer electrode, (19)...
- Second insulating layer, (21)...tongue region, (22
)...Second layer electrode.

Claims

[Claims]

(1) A semiconductor substrate on which at least one semiconductor element and a Schottky barrier diode are formed, a first insulating layer formed on this semiconductor substrate, and at least one a first layer electrode of the semiconductor element formed on the semiconductor substrate; and a second layer electrode formed on the semiconductor substrate.
an insulating layer, openings in the first and second insulating layers corresponding to the Schottky contact region, and a second insulating layer connected to the first electrode layer and making Schottky contact with the Schottky contact region. A semiconductor device comprising: a layer electrode, wherein a part of the first layer electrode is covered with the second insulating layer.