JPH0113464Y2 - - Google Patents

Info

Publication number
JPH0113464Y2
JPH0113464Y2 JP306284U JP306284U JPH0113464Y2 JP H0113464 Y2 JPH0113464 Y2 JP H0113464Y2 JP 306284 U JP306284 U JP 306284U JP 306284 U JP306284 U JP 306284U JP H0113464 Y2 JPH0113464 Y2 JP H0113464Y2
Authority
JP
Japan
Prior art keywords
input
flip
flop
reset
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP306284U
Other languages
Japanese (ja)
Other versions
JPS59129226U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP306284U priority Critical patent/JPS59129226U/en
Publication of JPS59129226U publication Critical patent/JPS59129226U/en
Application granted granted Critical
Publication of JPH0113464Y2 publication Critical patent/JPH0113464Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Manipulation Of Pulses (AREA)

Description

【考案の詳細な説明】 本考案は入力装置に関する。[Detailed explanation of the idea] The present invention relates to an input device.

本考案の目的は、電子時計等の入力装置の正確
な機能、それに由来する時刻修正機能の向上にあ
る。
The purpose of the present invention is to improve the accurate function of input devices such as electronic watches and the time adjustment function derived therefrom.

近年、相補型電界効果トランジスタを用いた電
子時計が実用化され、これに伴なう各種の付加装
置が注目されているが、入力装置は付加装置を具
備せしめその制御を実行する時には必須であり価
値はきわめて高い。特に時刻修正のための時刻セ
ツト機構若しくはリセツト機構は時計の精度に直
接的に関与するために重要である。一例として、
従来の電子時計のリセツト機構の構成を第1図に
示す。第1図において、1はリセツト入力部のゲ
ートを表わし、2はその出力である。リセツト入
力印加時にはH入力が入り、出力側はLとなる。
またリセツト解除には、1は開放され2の出力側
はHとなつている。第2図は、このリセツト装置
を使用した場合の理想的なゲート側1と出力側2
のリセツトを印加した場合の電位変化を表わした
ものである。このリセツト装置を、電子時計とし
て使用した場合には、リセツト入力装置は通常メ
カニカルタイプであるために、リセツト時もしく
はリセツト解除時にそれぞれ第3図、第4図に示
すごとくメカニカル接点のチヤタリング現象を起
こす。リセツト装置に限らず従来の第1図方式の
入力装置はこの共通な欠点を有していた。
In recent years, electronic clocks using complementary field-effect transistors have been put into practical use, and various additional devices associated with them have been attracting attention, but input devices are essential when equipped with additional devices and controlling them. The value is extremely high. In particular, the time set mechanism or reset mechanism for time correction is important because it directly affects the accuracy of the timepiece. As an example,
The configuration of a reset mechanism of a conventional electronic timepiece is shown in FIG. In FIG. 1, 1 represents the gate of the reset input and 2 is its output. When a reset input is applied, an H input is applied, and the output side becomes L.
Further, to release the reset, 1 is opened and the output side of 2 is set to H. Figure 2 shows the ideal gate side 1 and output side 2 when using this reset device.
This shows the potential change when a reset is applied. When this reset device is used as an electronic watch, since the reset input device is usually a mechanical type, a chattering phenomenon occurs in the mechanical contacts as shown in Figures 3 and 4 when resetting or releasing the reset, respectively. . Not only reset devices but also conventional input devices of the type shown in FIG. 1 have this common drawback.

即ちこれら入力装置が電子時計の刻む時刻の制
御、例えば時刻修正等に用いられる時、使用者の
意図した御制時におけるチヤタリングの他、不意
のメカニカル接点への衝撃によるチヤタリングに
よつて時刻の揺動が起こる。
In other words, when these input devices are used to control the time of an electronic watch, for example, to adjust the time, the time may fluctuate due to chattering due to an unexpected impact on the mechanical contacts, in addition to chattering during the control intended by the user. movement occurs.

本考案はこのことに鑑み、必然若しくは未然の
時の入力印加時に入力端子に生じるチヤタリング
をある所定のクロツク遅延により除去し、逆に入
力が解除されると直後に復起状態となることを特
徴とする入力装置を提供せんとするものである。
入力解除がされると即入力復帰状態となること
は、例えば、時刻設定終了後即電子回路が通常時
に作動しなくては、折角の正しい時刻設定がそこ
なわれるからである。
In view of this, the present invention is characterized in that the chattering that occurs at the input terminal when an input is applied, either inevitably or unexpectedly, is removed by a certain predetermined clock delay, and conversely, when the input is released, it immediately returns to the restored state. The purpose of this invention is to provide an input device that can perform the following functions.
The reason why the input return state occurs immediately when the input is canceled is because, for example, if the electronic circuit does not operate at normal time immediately after the time setting is completed, correct time setting will be impaired.

本考案の実施例を図により説明する。第9図、
第11図、第13図は本考案の実施例であり、第
10図、第12図はそれぞれ第9図、第11図の
タイム・チヤートである。以下に、実施例と第5
図、第7図の比較例とを対比させながら本考案の
入力装置を詳細に説明する。第5図は一段セツ
ト・リセツト・フリツプ・フロツプ3による入力
装置であり、第6図タイム・チヤートに示される
様にtb期間に入る入力時チヤタリングを除去し、
入力はta期間立ち上がり端で精確に入力され、復
起はtb期間において1が解除されれば即復起状態
となることを示している。セツト入力4のclはta
期間の微少なクロツクが想定されている。チヤタ
リングがta期間に入ることが不都合であれば、第
7図の如くセツト・リセツト・フリツプ・フロツ
プを2段縦続接続して果される。即ちチヤタリン
グ1周期間tc<tdであれば、第8図に示すように
如何なる状態でも復帰は入力信号の立ち上がり端
で即行なわれるので、少なくともtd以上の長い入
力信号でないと2から出力されないし、又復帰が
即行なわれることから復帰にチヤタリングは付随
しない。その意味で第5図方式より、さらに完全
な入力装置と言える。
Embodiments of the present invention will be described with reference to the drawings. Figure 9,
11 and 13 are examples of the present invention, and FIGS. 10 and 12 are time charts of FIGS. 9 and 11, respectively. Below, examples and fifth
The input device of the present invention will be explained in detail by comparing it with the comparative example shown in FIGS. FIG. 5 shows an input device using a one-stage set/reset flip-flop 3, which removes chattering at the time of input entering the tb period as shown in the time chart of FIG.
The input is accurately input at the rising edge of the ta period, and the recovery state is immediately restored if 1 is released during the tb period. Set input 4 cl is ta
A slight clock in the period is assumed. If it is inconvenient for the chatter to enter the ta period, this can be achieved by cascading two stages of set/reset flip-flops as shown in FIG. That is, if the period of one chattering cycle is tc<td, the recovery is performed immediately at the rising edge of the input signal in any state as shown in FIG. Furthermore, since the return is performed immediately, no chattering accompanies the return. In that sense, it can be said to be a more complete input device than the method shown in FIG.

ところで第5図方式において、taの期間の微少
なクロツクを必ずしも必要としない点では、本考
案第9図方式はさらに有効である。即ちセツト・
リセツト・フリツプ・フロツプのセツトのタイミ
ングが3と5でそれぞれ180゜位相がずれているた
め、cl3の過渡期間6にチヤタリングの一周期が
入らなければ、第10図の如く入力はcl3の立ち
下がり端で正確に2に出力される。また復帰は如
何なる状態でも即行なわれる。一方第7図方式に
おいても、ta,teの微小なインパルス状クロツク
を必ずしも必要としない点で本考案第11図方式
はさらに有効である。即ちセツト・リセツト・フ
リツプ・フロツプのセツトのタイミングが3と5
及び7でそれぞれ180゜位相がずれているためcl3
立ち上がり若しくは立ち下がり端でチヤタリング
の一周期が入つても、第12図の如く復帰は入力
信号の立ち下がり端で即行なわれるので、少なく
ともcl3の半周期以上の長い入力信号でないと2
から出力されないし、又復帰が即行なわれること
から復帰にチヤタリングは付随しない。以上本考
案の第9図、第11図方式ではインパルス状クロ
ツクを必ずしも必要としないため、例えば必要に
応じて電子時計の標準信号を分周する任意の分周
段出力からセツト入力をとることができる。
By the way, in the method shown in FIG. 5, the method shown in FIG. 9 according to the present invention is even more effective in that it does not necessarily require a minute clock with a period of ta. That is, set
Since the reset flip-flop set timings 3 and 5 are out of phase by 180 degrees, if one period of chattering does not occur in the transition period 6 of cl 3 , the input will be at cl 3 as shown in Figure 10. It outputs exactly 2 at the falling edge. Further, recovery is performed immediately under any condition. On the other hand, even in the method shown in FIG. 7, the method shown in FIG. 11 of the present invention is more effective in that it does not necessarily require minute impulse-like clocks of ta and te. In other words, the timing of set/reset/flip/flop is 3 and 5.
and 7 are out of phase by 180 degrees, so even if one period of chattering occurs at the rising or falling edge of cl 3 , the recovery occurs immediately at the falling edge of the input signal as shown in Figure 12, so at least 2 unless the input signal is longer than half a period of cl 3 .
Since no output is generated from the signal and the return occurs immediately, no chattering accompanies the return. As described above, since the methods shown in FIGS. 9 and 11 of the present invention do not necessarily require an impulse clock, it is possible, for example, to take the set input from the output of an arbitrary frequency dividing stage that divides the standard signal of an electronic clock as necessary. can.

尚、インパルス状クロツクを必要としない本考
案の入力装置として2乃至3段のセツト・リセツ
ト・フリツプ・フリツプによる入力装置を掲げた
が、第13図の様に3段以上、4段以上のものも
当然実施し得る。本考案第13図は同相のCl3
セツト入力に使用し、初段から9,10の順に順次
2m段接続し最終段11を9にインバータを付加し
て出力2とするか、順次2m+1段接続し最終段
11を10としたものである。
Furthermore, as an input device according to the present invention that does not require an impulse-like clock, an input device with two or three stages of set/reset/flip-flip has been proposed, but as shown in Fig. 13, input devices with three or more stages or four or more stages may also be used. Of course, it can also be implemented. Figure 13 of the present invention uses Cl 3 of the same phase as the set input, and sequentially inputs 9 and 10 from the first stage.
Either connect 2m stages and add an inverter to the final stage 11 and 9 to make output 2, or connect 2m + 1 stage sequentially and add an inverter to the final stage.
11 is 10.

ところで電子時計においては、時計の極所的内
部状態によつては入力端子から入力が入ることを
禁止したい場合がある。例えば電子時計の電池寿
命表示に使用される電池電圧検出回路が検出状態
にある極所的状態では、時刻表示素子である
LEDの点灯等消費電流が大きく、電池電圧が通
常高くてもそれにより低くなり電池低下を表示し
てしまう場合を禁止したいとか、その検出信号の
時リセツトして、充分な検出信号幅での安定な電
圧検出がそこなわれることを禁止したいとかの場
合である。本発明の入力装置においては、第14
図若しくは第15図の様にして第13図の少なく
とも任意の1段mに禁止ゲートを設けた場合も本
考案の実施例として含まれる。第14図、第15
図はI=Hで禁止が入力にかかることを示してい
る。
By the way, in electronic watches, depending on the local internal state of the watch, it may be desirable to prohibit input from input terminals. For example, in extreme conditions where the battery voltage detection circuit used to display the battery life of an electronic watch is in the detection state, the time display element
If you want to prohibit cases where the current consumption is large, such as when lighting an LED, and the battery voltage becomes low even though it is normally high, indicating that the battery is low, you can reset it at the time of the detection signal and stabilize it with a sufficient detection signal width. This is a case where you want to prevent damage to voltage detection. In the input device of the present invention, the fourteenth
A case where a prohibition gate is provided in at least one arbitrary stage m in FIG. 13 as shown in the figure or FIG. 15 is also included as an embodiment of the present invention. Figures 14 and 15
The figure shows that input is inhibited when I=H.

以上に掲げた本考案による入力装置はチヤタリ
ングに対する欠点を除去したものであつて、電子
時計のみならず他のメカニカルタイプの必然若し
くは未必の時の入力に対するチヤタリングを防止
する入力装置として応用できる。
The input device according to the present invention described above eliminates the drawbacks associated with chattering, and can be applied not only to electronic watches but also as an input device for preventing chattering in response to inevitable or unnecessary inputs of other mechanical types.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電子時計のリセツト装置を示す
図。第2図は理想的な場合のリセツト装置の入出
力部の電位変化を示す図。第3図はチヤタリング
の加わつた場合のリセツト印加時の電位変化を示
す図。第4図はリセツト解除の際の電位変化を示
す図。第5図、第7図は本考案を説明するための
比較例を示す図。第9図、第11図、第13図は
本考案の実施例である入力装置を示す図。第6図
は第5図のタイム・チヤート。第8図は第7図の
タイム・チヤート。第10図は第9図のタイム・
チヤート。第12図は第11図のタイム・チヤー
ト。第14図、第15図は本考案の実施例である
禁止ゲート付入力装置を説明する図。
FIG. 1 is a diagram showing a conventional electronic watch reset device. FIG. 2 is a diagram showing potential changes at the input/output section of the reset device in an ideal case. FIG. 3 is a diagram showing potential changes when applying reset when chattering is added. FIG. 4 is a diagram showing potential changes upon release of reset. FIG. 5 and FIG. 7 are diagrams showing comparative examples for explaining the present invention. FIG. 9, FIG. 11, and FIG. 13 are diagrams showing an input device as an embodiment of the present invention. Figure 6 is a time chart of Figure 5. Figure 8 is the time chart of Figure 7. Figure 10 shows the time of Figure 9.
Chart. Figure 12 is the time chart of Figure 11. FIGS. 14 and 15 are diagrams for explaining an input device with a prohibition gate, which is an embodiment of the present invention.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 2つの2入力ノアゲートより構成される第1の
フリツプフロツプと2つの2入力ナンドゲートよ
り構成される第2のフリツプフロツプで構成され
る入力装置において、前記第1のフリツプフロツ
プの第1の入力端にチヤタリングを含んだ入力信
号を入力し、前記第1のフリツプフロツプの第2
の入力端には周期的なクロツク信号を入力し、前
記第1のフリツプフロツプの出力を前記第2のフ
リツプフロツプの第1の入力端に入力し、前記第
2のフリツプフロツプの第2の入力端に前記クロ
ツク信号を入力し、前記第1のフリツプフロツプ
と前記第2のフリツプフロツプを縦続接続し、前
記入力信号の印加時は前記クロツク信号に同期し
て前記第2のフリツプフロツプ出力が反転し、前
記入力信号の解除時は前記クロツク信号と無関係
に前記入力信号の解除に同期して前記第2のフリ
ツプフロツプ出力が反転することを特徴とする入
力装置。
In an input device comprising a first flip-flop constituted by two two-input NOR gates and a second flip-flop constituted by two two-input NAND gates, a first input terminal of the first flip-flop includes chattering. a second input signal of the first flip-flop;
A periodic clock signal is input to the input terminal of the flip-flop, the output of the first flip-flop is input to the first input terminal of the second flip-flop, and the output of the first flip-flop is input to the second input terminal of the second flip-flop. A clock signal is input, the first flip-flop and the second flip-flop are connected in cascade, and when the input signal is applied, the output of the second flip-flop is inverted in synchronization with the clock signal, and the output of the second flip-flop is inverted in synchronization with the clock signal. An input device characterized in that, when released, the output of the second flip-flop is inverted in synchronization with the release of the input signal, regardless of the clock signal.
JP306284U 1984-01-13 1984-01-13 input device Granted JPS59129226U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP306284U JPS59129226U (en) 1984-01-13 1984-01-13 input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP306284U JPS59129226U (en) 1984-01-13 1984-01-13 input device

Publications (2)

Publication Number Publication Date
JPS59129226U JPS59129226U (en) 1984-08-30
JPH0113464Y2 true JPH0113464Y2 (en) 1989-04-20

Family

ID=30134695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP306284U Granted JPS59129226U (en) 1984-01-13 1984-01-13 input device

Country Status (1)

Country Link
JP (1) JPS59129226U (en)

Also Published As

Publication number Publication date
JPS59129226U (en) 1984-08-30

Similar Documents

Publication Publication Date Title
US4138613A (en) Switching circuit
JPH0113464Y2 (en)
US3829712A (en) Frequency divider circuit incorporating presetting means
US6166574A (en) Circuit for turning on and off a clock without a glitch
US4173758A (en) Driving circuit for electrochromic display devices
JPS6316711A (en) Timing device
JPS635299Y2 (en)
JPS6218093B2 (en)
JPH0117867Y2 (en)
JPS6012819A (en) ECL logic circuit
SU1056441A1 (en) Device for suppressing chatter of button contact
JP2743353B2 (en) External synchronization circuit
GB1500406A (en) Switching circuits
JPS639142Y2 (en)
JPH0193916A (en) Synchronous state holding circuit
JPS64633Y2 (en)
JPH0635198Y2 (en) Multifunction electronic watch
JPH0713655A (en) Semiconductor integrated circuit
JPS5446070A (en) Electronic watch
JPS56124080A (en) Electronic timepiece
JPS6232428B2 (en)
JPH02105613A (en) Cmos latch circuit
JPS63296519A (en) Electronic switch
JP2020169825A (en) Electronic clock
JPH0661805A (en) Synchronization circuit