JPH01135044A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01135044A
JPH01135044A JP29211687A JP29211687A JPH01135044A JP H01135044 A JPH01135044 A JP H01135044A JP 29211687 A JP29211687 A JP 29211687A JP 29211687 A JP29211687 A JP 29211687A JP H01135044 A JPH01135044 A JP H01135044A
Authority
JP
Japan
Prior art keywords
layer
insulating film
interlayer insulating
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29211687A
Other languages
English (en)
Inventor
Fumiyuki Kanai
史幸 金井
Katsuhiko Hotta
勝彦 堀田
Hideo Sakai
秀男 坂井
Yukiko Onozuka
小野塚 雪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP29211687A priority Critical patent/JPH01135044A/ja
Publication of JPH01135044A publication Critical patent/JPH01135044A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔、帝業上の利用分野〕 本発明は、多層配線を有する半導体装置の層間絶縁膜構
造に適用して有効な技術に関するものである。
〔従来の技術〕
半導体装置の層間絶縁膜平坦化技術については、例えば
、株式会社プレスジャーナル、昭和62年2月20日発
行「セミコンダクターワールド・3月号」P36〜P4
2に記載されている。
Aff多層配線の層間絶縁膜形成波i4;iとしては、
従来、バイアス・スパッタ法、バイアス・ECR法、選
択CVD法、光CVD法、ガラス塗布法、ガラスリフロ
ー法、存機樹脂塗布法、無機/有機積層法あるいはエッ
チ・バック法など、種々の方法が提案され、また、−i
は実用化されている。
しかしながら、これらの方法には、それぞれ一長一短が
あり、諸条件を満足する層間絶縁膜は未だ得られていな
い。
ところで、上記層間絶縁膜形成技術の一つとして、組成
の異なる複数の絶縁膜を積層した、いわゆる多層層間絶
縁膜構造が注目されている。
例えば、第46回春季応用物理学会予稿集29頁8−2
 には、S OG(spin on glass)  
などの塗布膜を中間層として、第一層にP S G(p
hosphosil−icate glass)、また
はプラズマCVD法で形成した5iCh膜もしくはSi
3N<膜(以下、それぞれプラズマ酸化膜、プラズマ窒
化膜という)を、また、第三層にプラズマ酸化膜もしく
はプラズマ窒化膜を用いる三層層間絶縁膜構造が報告さ
れている。
また、日経マグロウヒル社、昭和62年7月1日発行「
日経マイクロデバイス・7月号」P70〜P71には、
SOGを中間層として、第一層および第三層に光CVD
法で形成した5102 を用いる三層層間絶縁膜構造が
記載されている。
このように、従来提案されている多層層間絶縁膜構造は
、中間層である第二層にSOGを、また、第一層、第三
層にPSGや酸化膜、窒化膜などを用いた三層層間絶縁
膜構造が一般的である。
〔発明が解決しようとする問題点〕
ところが、上記PSG、プラズマ酸化膜あるいはプラズ
マ窒化膜は、ステップカバレージ性が良くないという欠
点がある。
従って、第一層にこれらの材料を用いた場合には、オー
バーハングが生じ易くなり、絶縁膜の平坦化を図るた必
に中間層であるSOGの塗布膜が多くなる結果、SOG
をベーキングした時の熱収縮によるストレスなどによっ
てAA配線の段差部付近にクラックその他の欠陥が発生
し、A2配線がSOGと接触して腐食を引き起こすなど
の問題が生ずる。
特に、A!配線同士の間隔が狭くなると、第一層の内部
にボイドが発生し易くなるが、このボイドは、コンタミ
ネーンヨンのトラップになりかねないなど、半導体装置
の信頼性低下を引き起こす原因となる。
一方、光CVD法で形成した5in2を第一層に用いる
前記三層層間絶縁膜構造は、上記ステップカバレージ性
の向上を狙いとするものであるが、光CVD法で形成し
た5102は、機械的強度が乏しいなど、膜の信頼性に
問題があり、しかも、膜の堆積レートが低いため、量産
レベルの技術としては実用性に問題がある。
本発明は、上記問題点に着目してなされたものであり、
その目的は、ステップカバレージ性の良好な三層層間絶
縁膜構造を得るための技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
〔問題点を解決するための手段〕
水頭において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、多層配線の層間絶縁膜を三層絶縁膜構造とし
、この三層絶縁膜の第一層をBSGで構成し、かつ、第
二層をSOGで構成するものである。
〔作用〕
上記した手段によれば、BSGのステップカバレージ性
が良好であるため、第一層の内部にクランクその池の欠
陥やボイドが発生するのをを効に防止することができる
〔実施例〕
第1図は、本発明の一実施例である半導体装置の層間絶
縁膜構造を示す断面図である。
本実施例は、半導体ウェハ1の製造プロセスにおいて素
子内にAe多層配線構造が形成された半導体装置である
所定のパターンにエツチングされた第n番目のAl配線
2と第n+1番目のAl配線3との間には、三層からな
る1間絶縁膜が形成されている。
第一1は、ステップカバレージ性の良いBSG(bor
ophosphosilicaje glass) 4
によって構成されるオーバーハングのない均一な絶縁膜
からなり、Al配線2の腐食やマイグレーンヨンなどが
有効に防止されている。
B5G4の表面に形成された第二層の絶縁膜は、5OG
5であり、この5OG5によってB5G4の表面が平坦
化されている。
さらに、5OG5の表面に形成された第三層の絶縁膜は
、第一層と同じB5G4である。
第三層のB5G4の表面には、第n+1番目のAl配線
3が形成され、コンタクトホール6を介して第n番目の
Al配線2と接続されている。
上記三層からなる層間絶縁膜は、例えば、下記のように
して形成される。
まず、第n番目のAl配線2をパターニングした後、C
VD装置内においてS ! H4/ B2 H6などを
反応ガスとして、約400℃の常圧CVD法により、へ
β配線2の表面にB5G4を積層し、次いで、このB5
G4の表面に5OG5をスピンナ塗布して約300℃で
ベークすることにより、B5G4の表面を平坦化する。
次に、再び上記CVD装置内において同様の方法により
5OG5の表面にB5G4を積層し、フォトレジスト/
ドライエツチングにより第n番目のA7!配線1の上部
にコンタクトホール6を形成してAβを蒸着した後、エ
ツチングにより第n+1番目のAN配線3を形成する。
このように、本実施例によれば、下記の効果を得ること
ができる。
(1)、第n番目のAl配線2と第n+1番目のAl配
線3との開の層間絶縁膜を、第一層および第三層がB5
1G4からなり、中間層である第二層がSOG5からな
ろ三層絶縁膜構造とすれば、B5G4のステップカバレ
ージ性が良好であることから、第−屡の内部にクラック
その他の欠陥やボイドが発生するのを有効に防止するこ
とができる。
(2)、上記(1)により、回路特性が向上し、信頼性
の高い半導体装置を得ることができる。
(3)  上記(1)により、Al配線の多層化が促進
され、半導体装置の高集積化が達成できる。
なお、本発明は上記実施例に限定されるものではなく、
例えば、層間絶縁膜の第三層としてBSGに代えて、プ
ラズマ酸化膜やプラズマ窒化膜を用いるなど、その要旨
を逸脱しない範囲で種々変更することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、多層配線の層間絶縁膜を三層絶縁膜構造とし
、その第一層をBSGで、かつ、第二層をSOGで構成
することにより、第一層の絶縁膜のステップカバレージ
性が良好であることから、第一層の内部にクランクその
他の欠陥やボイドが発生するのを有効に防止することが
でき、半導体装置の信頼性向上、高集積化が達成される
【図面の簡単な説明】
第1図は本発明の一実施例である半導体装置の層間絶縁
膜構造を示す断面図である。 1・・・半導体ウェハ、2.3・・・Afl配線、4・
・・BSG、5・・・SOG、6・・・コンタクトホー
ル。 う 2.6・・・At配線 4・・・BSG 5・・・SOG

Claims (1)

  1. 【特許請求の範囲】 1、多層配線の層間絶縁膜が三層の絶縁膜で構成された
    半導体装置であって、前記層間絶縁膜の第一層がBSG
    からなり、かつ、第二層がSOGからなることを特徴と
    する半導体装置。 2、層間絶縁膜の第三層がBSGからなることを特徴と
    する特許請求の範囲第1項記載の半導体装置。 3、層間絶縁膜の第三層がプラズマCVD法で形成され
    たSiOまたはSi_3N_4からなることを特徴とす
    る特許請求の範囲第1項記載の半導体装置。 4、常圧CVD法で形成されたBSGであることを特徴
    とする特許請求の範囲第1項または第2項記載の半導体
    装置。
JP29211687A 1987-11-20 1987-11-20 半導体装置 Pending JPH01135044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29211687A JPH01135044A (ja) 1987-11-20 1987-11-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29211687A JPH01135044A (ja) 1987-11-20 1987-11-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH01135044A true JPH01135044A (ja) 1989-05-26

Family

ID=17777752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29211687A Pending JPH01135044A (ja) 1987-11-20 1987-11-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH01135044A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140222A (en) * 1992-09-22 2000-10-31 Lucent Technologies Inc. Integrated circuit dielectric formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140222A (en) * 1992-09-22 2000-10-31 Lucent Technologies Inc. Integrated circuit dielectric formation

Similar Documents

Publication Publication Date Title
US4305974A (en) Method of manufacturing a semiconductor device
JP2518435B2 (ja) 多層配線形成法
JPH01135044A (ja) 半導体装置
JPH10163198A (ja) 半導体装置およびその製造方法
JPH0563019B2 (ja)
JPH0330992B2 (ja)
JP2783898B2 (ja) 半導体装置の製造方法
KR100237016B1 (ko) 반도체 소자의 금속배선 제조방법
KR100241516B1 (ko) 반도체 소자의 층간 절연막 형성방법
JP2663662B2 (ja) 半導体装置の製造方法
JPH0669154A (ja) スル−ホ−ル構造およびその製造方法
KR940007067B1 (ko) Sog를 이용한 층간 절연막 평탄화 방법
KR100511092B1 (ko) 반도체소자의 금속배선 형성방법_
KR19990074939A (ko) 반도체 장치의 금속 배선 형성 방법
KR100325616B1 (ko) 반도체 소자의 제조 방법
KR0167602B1 (ko) 반도체집적회로용 다층금속배선의 제조방법 및 다층금속배선구조의 반도체소자
JPH05304219A (ja) 半導体装置における絶縁層の形成方法
JPH0878518A (ja) 半導体装置の製造方法
KR100447983B1 (ko) 반도체소자의제조방법
JP2942063B2 (ja) 半導体装置の製造方法
KR0126102B1 (ko) 반도체 소자의 금속막간 절연 방법
KR930011541B1 (ko) 반도체 장치의 평탄화 방법
KR0166826B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR19980033828A (ko) 반도체 장치의 금속층간 절연막 형성방법
JPH088249A (ja) 層間絶縁膜の形成方法