JPH0330992B2 - - Google Patents
Info
- Publication number
- JPH0330992B2 JPH0330992B2 JP60026291A JP2629185A JPH0330992B2 JP H0330992 B2 JPH0330992 B2 JP H0330992B2 JP 60026291 A JP60026291 A JP 60026291A JP 2629185 A JP2629185 A JP 2629185A JP H0330992 B2 JPH0330992 B2 JP H0330992B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- formula
- polyimide
- inorganic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
〔発明の利用分野〕
本発明は、絶縁膜構造および半導体装置に係
り、特に、高集積半導体素子に好適な絶縁膜構造
および、それを利用した半導体装置に関する。 〔発明の背景〕 半導体装置に於ける多層配線技術は、集積度の
向上に従つてますますその重要さが増加してい
る。この技術の中で最も重要な点は、素子形成に
伴なつて表面に現われる大小さまざまな凹凸を平
坦にし、この上に形成される配線の加工精度を高
め、さらにエレクトロマイグレーシヨン、腐食等
信頼性を低下させない層間絶縁膜を形成する技術
を確立することである。 現在広く使われている方法は、ｎ番目の金属配
線とｎ＋１番目の金属配線の間の層間絶縁膜を、
気相成長法（CVD法）による無機膜や、それ等
の膜とスピンナーでコーテイングできる無機膜と
の複合膜で形成する方法である。 ところで、気相成長法では、形成した膜表面の
凹凸は下地の凹凸を忠実に反映したものとなる
か、さらに強調したものとなつてしまい、表面を
平坦化することはできない。また、スピンナーで
コーテイングできる無機膜では、ある程度の段差
緩和が可能であるが、厚く形成することが困難な
ため十分な平坦化はできない。 以上のような無機膜を利用する方法に代つて、
最近、有機膜を利用する方法がクローズアツプし
ている。特開昭48−74185号公報、特開昭50−
3792号公報には熱硬化性の樹脂膜を層間絶縁膜と
して用いる方法が開示されている。このような有
機膜を用いる方法の利点は、ワニス状態でスピン
ナー塗布できるため、表面の平坦化が比較的容易
な点である。 しかし有機膜の欠点は耐湿性に劣る点で、十分
な信頼性を得るのが困難な点である。 この難点を克服する１つの方法とし、有機膜を
無機膜で覆い、耐湿性を向上しつつ、表面の平坦
化を図る方法がある。例えば、特開昭59−68953
号公報には、ポリイミド層とプラズマ放電で得ら
れたシリコンナイトライト（Si3N4）を重ねる方
法が開示されている。 しかし本願発明者の経験によれば、任意のポリ
イミドと任意の無機膜を重ねて形成できない。即
ち、各々の熱膨脹差が大きすぎるため、ほとんど
の場合無機膜にクラツクが生じてしまう。 〔発明の目的〕 本発明の目的は上記のような欠点を除いて、良
好な形状の絶縁膜構造およびそれを利用した半導
体装置を提供することにある。 〔発明の概要〕 以下、本発明について詳細に説明する。前述の
通り、クラツクが発生する原因は積層型層間膜を
構成する各々の材料の熱膨脹率大きく異なるため
である。この難点を除くためには、使用するポリ
イミドの種類を選んで、低熱膨脹の材料を使えば
良い。これに好適な材料としては以下のような物
がある。即ち、次式〔〕 〔式中、Ar1は （Ｒは低級アルキル基、含弗素低級アルキル
基、ｎは０〜４である。）
り、特に、高集積半導体素子に好適な絶縁膜構造
および、それを利用した半導体装置に関する。 〔発明の背景〕 半導体装置に於ける多層配線技術は、集積度の
向上に従つてますますその重要さが増加してい
る。この技術の中で最も重要な点は、素子形成に
伴なつて表面に現われる大小さまざまな凹凸を平
坦にし、この上に形成される配線の加工精度を高
め、さらにエレクトロマイグレーシヨン、腐食等
信頼性を低下させない層間絶縁膜を形成する技術
を確立することである。 現在広く使われている方法は、ｎ番目の金属配
線とｎ＋１番目の金属配線の間の層間絶縁膜を、
気相成長法（CVD法）による無機膜や、それ等
の膜とスピンナーでコーテイングできる無機膜と
の複合膜で形成する方法である。 ところで、気相成長法では、形成した膜表面の
凹凸は下地の凹凸を忠実に反映したものとなる
か、さらに強調したものとなつてしまい、表面を
平坦化することはできない。また、スピンナーで
コーテイングできる無機膜では、ある程度の段差
緩和が可能であるが、厚く形成することが困難な
ため十分な平坦化はできない。 以上のような無機膜を利用する方法に代つて、
最近、有機膜を利用する方法がクローズアツプし
ている。特開昭48−74185号公報、特開昭50−
3792号公報には熱硬化性の樹脂膜を層間絶縁膜と
して用いる方法が開示されている。このような有
機膜を用いる方法の利点は、ワニス状態でスピン
ナー塗布できるため、表面の平坦化が比較的容易
な点である。 しかし有機膜の欠点は耐湿性に劣る点で、十分
な信頼性を得るのが困難な点である。 この難点を克服する１つの方法とし、有機膜を
無機膜で覆い、耐湿性を向上しつつ、表面の平坦
化を図る方法がある。例えば、特開昭59−68953
号公報には、ポリイミド層とプラズマ放電で得ら
れたシリコンナイトライト（Si3N4）を重ねる方
法が開示されている。 しかし本願発明者の経験によれば、任意のポリ
イミドと任意の無機膜を重ねて形成できない。即
ち、各々の熱膨脹差が大きすぎるため、ほとんど
の場合無機膜にクラツクが生じてしまう。 〔発明の目的〕 本発明の目的は上記のような欠点を除いて、良
好な形状の絶縁膜構造およびそれを利用した半導
体装置を提供することにある。 〔発明の概要〕 以下、本発明について詳細に説明する。前述の
通り、クラツクが発生する原因は積層型層間膜を
構成する各々の材料の熱膨脹率大きく異なるため
である。この難点を除くためには、使用するポリ
イミドの種類を選んで、低熱膨脹の材料を使えば
良い。これに好適な材料としては以下のような物
がある。即ち、次式〔〕 〔式中、Ar1は （Ｒは低級アルキル基、含弗素低級アルキル
基、ｎは０〜４である。）
【式】および
本発明の一実施例を第１図を用いて説明する。
第１図ａに示すように、ソース，ドレイン，ベ
ース，エミツタ等の種々の接合を半導体基体１に
形成した後、半導体基体１の表面にリンガラス膜
２（PSG膜）を形成する。この膜は、良く知ら
れいるように、表面の安定化のために設けられ
る。この後配線を取り出すべき所定の部分の
PSG膜２に、半導体基体１の表面に達する穴を
形成する。この図では、簡単のため、種々の接合
や、表面存在する凹凸を省略した。 次に、第１図ｂに示すように、この表面全体に
第１番目の導体層３を所定の厚さで付着させ、不
用の部分をエツチングにより除く。 次にAlキレートを表面に塗布し、酸素中で加
熱することにより、100Å程度の薄いアルミナ膜
を表面全域に形成する。この膜は、この後形成す
る低膨脹ポリイミド膜とPSG膜２との接着強度
を上げる上で有効である。 次に、第１図ｃに示すように、低熱膨脹ポリイ
ミド４を所定の厚さに形成する。ここで、低熱膨
脹ポリイミド４は前述した材料の中の一つであ
り、その熱膨脹係数は約１×10-5K-1であり、第
１番目の導体層３を形成するAl（（熱膨脹係数2.3
×10-5K-1）、Cu（熱膨脹係数1.4×10-5K-4）、Au
（熱膨脹係数1.4×10-5K-1）等の熱膨脹係数より
小さい。この厚さは、表面の凹凸が後の２層目配
線形成工程で悪い影響を及ぼさない程度に表面の
表面の段差を緩和するように選ぶべきで、必要以
上に厚くしない方が良い。一般的には、0.5〜
2μm程度が適当である。 次に第１図ｃに示すように、無機絶縁膜５を全
面に積層する。通常のポリイミドを使つた場合に
は、この時点で熱膨脹係数の差による熱応力によ
り、無機絶縁膜５にクラツクが入つてしまう。低
膨脹のポリイミドを使い、第２図の斜線以外の領
域に位置するように無機絶縁膜の厚さを選ぶこと
により、このようなクラツクは生じず、良好な積
層膜を形成できる。 この無機絶縁膜５としては、SiO2膜（熱膨脹
係数4.0×10-7K-1）、PSG膜、Si3N4膜（熱膨脹係
数1.8×10-6K-1）、Al2O3膜（熱膨脹係数６×
10-6K-1）等種々の膜が使用できるが、前記ポリ
イミドの分解温度以下で成する必要があり、前記
ポリイミドの熱膨脹係数より小さい熱膨脹係数を
有することが好ましい。 この無機絶縁膜５は、ポリイミド膜４の表面を
覆い、水分の浸透を防いでポリイミド膜４の欠点
を補なうと共に、１層目、２層目配線間の電気的
耐圧を確保するのにも役立つている。即ち、積層
構造層間膜の各々の膜厚を決めるためには、層間
の絶縁耐圧も考慮する必要がある。 １例として、1μmの低膨脹ポリイミド膜４を形
成し、この上に0.2μmのSiO2膜５を形成すると、
約400Vの耐圧が得られ、SiO2膜５を0.4μmにす
ると500Vの耐圧を得ることができる。もちろん
両例共第２図の斜線の外側に位置し、クラツクは
生じない。 次に第１図ｅに示すようにポリイミド膜４と無
機絶縁膜５から成る層間膜にスルーホール６を形
成する。この場合、ポリイミド膜４により表面が
かなり平坦化されており、無機絶縁膜５上に塗布
したホトレジスト（図示せず）はほぼ均一な厚さ
となる。従つて、ホトレジストのパターニングは
非常に微細にかつ精度良く行うことができる。ホ
トレジストのパターンに従つて無機絶縁膜５を加
工し、さらにこの無機絶縁膜５をマスクにしてポ
リイミド膜４を加工する。ポリイミド膜４の加工
時にはホトレジストもエツチされるが、無機絶縁
膜５がマスクとして働くため、加工精度はそれ程
悪くならない。 この後第１図ｆに示すように、通常の方法によ
り第２番目の導体層７の積層及びパターンニング
を行なう。この時、前記の如く表面の凹凸が小さ
くなつているため、精度の高い加工ができると同
時に、膜厚のばらつきも小さく、信頼性の高い配
線を形成することができる。 最後に第１図ｇに示すように、保護膜となる無
機絶縁膜８を形成してウエハ状での加工工程を終
了する。 以上は２層配線を形成する場合を例にして説明
したが、さらに多層化を進める場合には第１図ｃ
〜ｆの工程を繰り返し用いれば良く、そのために
新たな問題が生じることは無い。 〔発明の効果〕 以上に述べたように、本発明によれば、低膨脹
ポリイミド膜上に無機絶縁膜を積層した構造を確
実に形成でき、線工程の歩留まりを大幅に向上し
た半導体装置を得ることができる。
ース，エミツタ等の種々の接合を半導体基体１に
形成した後、半導体基体１の表面にリンガラス膜
２（PSG膜）を形成する。この膜は、良く知ら
れいるように、表面の安定化のために設けられ
る。この後配線を取り出すべき所定の部分の
PSG膜２に、半導体基体１の表面に達する穴を
形成する。この図では、簡単のため、種々の接合
や、表面存在する凹凸を省略した。 次に、第１図ｂに示すように、この表面全体に
第１番目の導体層３を所定の厚さで付着させ、不
用の部分をエツチングにより除く。 次にAlキレートを表面に塗布し、酸素中で加
熱することにより、100Å程度の薄いアルミナ膜
を表面全域に形成する。この膜は、この後形成す
る低膨脹ポリイミド膜とPSG膜２との接着強度
を上げる上で有効である。 次に、第１図ｃに示すように、低熱膨脹ポリイ
ミド４を所定の厚さに形成する。ここで、低熱膨
脹ポリイミド４は前述した材料の中の一つであ
り、その熱膨脹係数は約１×10-5K-1であり、第
１番目の導体層３を形成するAl（（熱膨脹係数2.3
×10-5K-1）、Cu（熱膨脹係数1.4×10-5K-4）、Au
（熱膨脹係数1.4×10-5K-1）等の熱膨脹係数より
小さい。この厚さは、表面の凹凸が後の２層目配
線形成工程で悪い影響を及ぼさない程度に表面の
表面の段差を緩和するように選ぶべきで、必要以
上に厚くしない方が良い。一般的には、0.5〜
2μm程度が適当である。 次に第１図ｃに示すように、無機絶縁膜５を全
面に積層する。通常のポリイミドを使つた場合に
は、この時点で熱膨脹係数の差による熱応力によ
り、無機絶縁膜５にクラツクが入つてしまう。低
膨脹のポリイミドを使い、第２図の斜線以外の領
域に位置するように無機絶縁膜の厚さを選ぶこと
により、このようなクラツクは生じず、良好な積
層膜を形成できる。 この無機絶縁膜５としては、SiO2膜（熱膨脹
係数4.0×10-7K-1）、PSG膜、Si3N4膜（熱膨脹係
数1.8×10-6K-1）、Al2O3膜（熱膨脹係数６×
10-6K-1）等種々の膜が使用できるが、前記ポリ
イミドの分解温度以下で成する必要があり、前記
ポリイミドの熱膨脹係数より小さい熱膨脹係数を
有することが好ましい。 この無機絶縁膜５は、ポリイミド膜４の表面を
覆い、水分の浸透を防いでポリイミド膜４の欠点
を補なうと共に、１層目、２層目配線間の電気的
耐圧を確保するのにも役立つている。即ち、積層
構造層間膜の各々の膜厚を決めるためには、層間
の絶縁耐圧も考慮する必要がある。 １例として、1μmの低膨脹ポリイミド膜４を形
成し、この上に0.2μmのSiO2膜５を形成すると、
約400Vの耐圧が得られ、SiO2膜５を0.4μmにす
ると500Vの耐圧を得ることができる。もちろん
両例共第２図の斜線の外側に位置し、クラツクは
生じない。 次に第１図ｅに示すようにポリイミド膜４と無
機絶縁膜５から成る層間膜にスルーホール６を形
成する。この場合、ポリイミド膜４により表面が
かなり平坦化されており、無機絶縁膜５上に塗布
したホトレジスト（図示せず）はほぼ均一な厚さ
となる。従つて、ホトレジストのパターニングは
非常に微細にかつ精度良く行うことができる。ホ
トレジストのパターンに従つて無機絶縁膜５を加
工し、さらにこの無機絶縁膜５をマスクにしてポ
リイミド膜４を加工する。ポリイミド膜４の加工
時にはホトレジストもエツチされるが、無機絶縁
膜５がマスクとして働くため、加工精度はそれ程
悪くならない。 この後第１図ｆに示すように、通常の方法によ
り第２番目の導体層７の積層及びパターンニング
を行なう。この時、前記の如く表面の凹凸が小さ
くなつているため、精度の高い加工ができると同
時に、膜厚のばらつきも小さく、信頼性の高い配
線を形成することができる。 最後に第１図ｇに示すように、保護膜となる無
機絶縁膜８を形成してウエハ状での加工工程を終
了する。 以上は２層配線を形成する場合を例にして説明
したが、さらに多層化を進める場合には第１図ｃ
〜ｆの工程を繰り返し用いれば良く、そのために
新たな問題が生じることは無い。 〔発明の効果〕 以上に述べたように、本発明によれば、低膨脹
ポリイミド膜上に無機絶縁膜を積層した構造を確
実に形成でき、線工程の歩留まりを大幅に向上し
た半導体装置を得ることができる。
第１図ａ〜ｇは、本発明の一実施例を示す各工
程毎の半導体基体の概略断面図、第２図は低膨脹
ポリイミドと無機絶縁膜を積層した場合にそれぞ
れの膜厚に対してクラツクが発生する領域を示す
図である。 １……半導体基体、２……PSG膜、３……第
１層目の配線層、４……低膨脹ポリイミド膜、５
……無機絶縁膜、６……スルーホール、７……第
２層目配線層、８……保護膜。
程毎の半導体基体の概略断面図、第２図は低膨脹
ポリイミドと無機絶縁膜を積層した場合にそれぞ
れの膜厚に対してクラツクが発生する領域を示す
図である。 １……半導体基体、２……PSG膜、３……第
１層目の配線層、４……低膨脹ポリイミド膜、５
……無機絶縁膜、６……スルーホール、７……第
２層目配線層、８……保護膜。
Claims (1)
- 【特許請求の範囲】 １ 所定の有機絶縁膜上に、該有機絶縁膜の膜厚
の10％以上の膜厚を有する無機絶縁膜を形成し、
前記有機絶縁膜が、次式 〔〕 〔式中、Ar1は （Ｒは低級アルキル基、含弗素低級アルキル
基、ｎは０〜４である。）、 【式】および【式】 から選ばれる芳香族基である。〕 または、次式〔〕 または、次式〔〕 〔式〔〕中、Ar2は２価の芳香族基、Ar3は
４価の芳香族基である。〕の何れかで示される化
学構造単位を含むポリイミドからなることを特徴
とする絶縁膜構造。 ２ 第ｎ番目の金属配線と、この上部を覆つて形
成された有機絶縁膜と、前記有機絶縁膜上に形成
された無機絶縁膜と、該無機絶縁膜上に形成され
た第ｎ＋１番目の金属配線と、前記ｎ及び第ｎ＋
１番目の配線を相互に接続する少なくとも１ケ以
上の部分を備えた半導体装置に於て、前記無機絶
縁膜の厚さが、前記有機絶縁膜の厚さの10％以上
であり、前記有機絶縁膜が、次式 〔〕 〔式中、Ar1は （Ｒは低級アルキル基、含弗素低級アルキル
基、ｎは０〜４である。）、 【式】および【式】 から選ばれる芳香族基である。〕 または、次式〔〕 または、次式〔〕 〔式〔〕中、Ar2は２価の芳香族基、Ar3は
４価の芳香族基である。〕の何れかで示される化
学構造単位を含むポリイミドからなることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2629185A JPS61187346A (ja) | 1985-02-15 | 1985-02-15 | 絶縁膜構造および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2629185A JPS61187346A (ja) | 1985-02-15 | 1985-02-15 | 絶縁膜構造および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61187346A JPS61187346A (ja) | 1986-08-21 |
| JPH0330992B2 true JPH0330992B2 (ja) | 1991-05-01 |
Family
ID=12189200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2629185A Granted JPS61187346A (ja) | 1985-02-15 | 1985-02-15 | 絶縁膜構造および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187346A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855252A (en) * | 1988-08-22 | 1989-08-08 | International Business Machines Corporation | Process for making self-aligned contacts |
| JP2868167B2 (ja) * | 1991-08-05 | 1999-03-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多重レベル高密度相互接続構造体及び高密度相互接続構造体 |
| JPH08153719A (ja) * | 1994-11-29 | 1996-06-11 | Yazaki Corp | 半導体装置 |
| US6646347B2 (en) | 2001-11-30 | 2003-11-11 | Motorola, Inc. | Semiconductor power device and method of formation |
| US7098544B2 (en) * | 2004-01-06 | 2006-08-29 | International Business Machines Corporation | Edge seal for integrated circuit chips |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5285474A (en) * | 1976-01-09 | 1977-07-15 | Hitachi Ltd | Semiconductor device |
| JPS55133438A (en) * | 1979-04-02 | 1980-10-17 | Nitto Funka Kogyo Kk | Polyolefin resin composition |
-
1985
- 1985-02-15 JP JP2629185A patent/JPS61187346A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61187346A (ja) | 1986-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH0224382B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP3074841B2 (ja) | 半導体装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 | |
| JPS6015948A (ja) | 半導体装置の製造法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH0669038B2 (ja) | 半導体装置の製造方法 | |
| JPH06283528A (ja) | 半導体装置の製造方法 | |
| JPH0590263A (ja) | 半導体素子における多層配線の形成方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPS62115744A (ja) | 半導体装置 |