JPH01139630U - - Google Patents
Info
- Publication number
- JPH01139630U JPH01139630U JP3653588U JP3653588U JPH01139630U JP H01139630 U JPH01139630 U JP H01139630U JP 3653588 U JP3653588 U JP 3653588U JP 3653588 U JP3653588 U JP 3653588U JP H01139630 U JPH01139630 U JP H01139630U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- signal input
- high voltage
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
第１図は本考案の信号入力回路を示す回路図、
第２図は従来の信号入力回路を示す回路図である
。 １…入力ポート、２…Ｐ―ＭＯＳ、７…第１の
反転回路、１２…第２の反転回路、１６…定電圧
回路、２３…検出回路。
第２図は従来の信号入力回路を示す回路図である
。 １…入力ポート、２…Ｐ―ＭＯＳ、７…第１の
反転回路、１２…第２の反転回路、１６…定電圧
回路、２３…検出回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 入力ポートと、高耐圧ＭＯＳ―ＦＥＴと、
前記入力ポートに入力した信号を前記高耐圧ＭＯ
Ｓ―ＦＥＴを介して反転する反転回路とを設けた
信号入力回路において、前記反転回路を異なるス
レツシヨルド電位に設定する反転補助回路と、定
電圧を前記高耐圧ＭＯＳ―ＦＥＴのゲートに印加
し、前記高耐圧ＭＯＳ―ＦＥＴを異なる入力電圧
レベルに設定する定電圧回路と、前記定電圧を前
記高耐圧ＭＯＳ―ＦＥＴのゲートに印加したこと
を検出し、前記入力ポートに入力した信号を前記
高耐圧ＭＯＳ―ＦＥＴを介して前記反転回路及び
前記反転補助回路によつて反転させる検出回路と
を設けたことを特徴とする信号入力回路。 (2) 前記定電圧回路は、所定電圧を分圧する分
圧抵抗より成ることを特徴とする請求項(1)記載
の信号入力回路。 (3) 前記検出回路は、複数のＭＯＳ―ＦＥＴよ
り成ることを特徴とする請求項(1)記載の信号入
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3653588U JPH0625062Y2 (ja) | 1988-03-18 | 1988-03-18 | 信号入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3653588U JPH0625062Y2 (ja) | 1988-03-18 | 1988-03-18 | 信号入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01139630U true JPH01139630U (ja) | 1989-09-25 |
| JPH0625062Y2 JPH0625062Y2 (ja) | 1994-06-29 |
Family
ID=31263133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3653588U Expired - Lifetime JPH0625062Y2 (ja) | 1988-03-18 | 1988-03-18 | 信号入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0625062Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03152797A (ja) * | 1989-11-08 | 1991-06-28 | Toshiba Corp | 半導体集積回路 |
-
1988
- 1988-03-18 JP JP3653588U patent/JPH0625062Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03152797A (ja) * | 1989-11-08 | 1991-06-28 | Toshiba Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0625062Y2 (ja) | 1994-06-29 |