JPS6289048U - - Google Patents
Info
- Publication number
- JPS6289048U JPS6289048U JP17844985U JP17844985U JPS6289048U JP S6289048 U JPS6289048 U JP S6289048U JP 17844985 U JP17844985 U JP 17844985U JP 17844985 U JP17844985 U JP 17844985U JP S6289048 U JPS6289048 U JP S6289048U
- Authority
- JP
- Japan
- Prior art keywords
- bias
- voltage
- analog voltage
- mosfet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
- Manipulation Of Pulses (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は従来例を示す回路図である。 ２４…アナログ電圧比較回路、２５…バイアス
回路、２６…増幅回路、２７…入力ゲート、２８
…データバス、４５…第１のＭＯＳＦＥＴ（Ｎチ
ヤンネルＭＯＳ）、４９…第２のＭＯＳＦＥＴ（
ＮチヤンネルＭＯＳ）。
は従来例を示す回路図である。 ２４…アナログ電圧比較回路、２５…バイアス
回路、２６…増幅回路、２７…入力ゲート、２８
…データバス、４５…第１のＭＯＳＦＥＴ（Ｎチ
ヤンネルＭＯＳ）、４９…第２のＭＯＳＦＥＴ（
ＮチヤンネルＭＯＳ）。
Claims (1)
- 定電流を得るためにバイアス電圧がゲートに印
加されたＭＯＳＦＥＴ、及びＭＯＳＦＥＴに接続
され比較すべきアナログ電圧が各々のゲートに印
加された一対のＭＯＳＦＥＴを有する差動型のア
ナログ電圧比較回路と、該アナログ電圧比較回路
の差動出力を増幅し、前記アナログ電圧の大小に
対応した信号を出力する増幅回路と、電源電圧を
分割し前記バイアス電圧を発生するバイアス回路
とを備えたマイクロコンピユータに於いて、前記
バイアス回路の電流路中に介在された第１のＭＯ
ＳＦＥＴと、バイアス電圧供給ラインと所定電位
との間に設けられた第２のＭＯＳＦＥＴとを備え
、低消費電力モード時に発生する信号により前記
第１及び第２のＭＯＳＦＥＴを制御することを特
徴とするマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17844985U JPS6289048U (ja) | 1985-11-20 | 1985-11-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17844985U JPS6289048U (ja) | 1985-11-20 | 1985-11-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289048U true JPS6289048U (ja) | 1987-06-06 |
Family
ID=31120589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17844985U Pending JPS6289048U (ja) | 1985-11-20 | 1985-11-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6289048U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57190351A (en) * | 1981-05-20 | 1982-11-22 | Toshiba Corp | Semiconductor integrated circuit device |
-
1985
- 1985-11-20 JP JP17844985U patent/JPS6289048U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57190351A (en) * | 1981-05-20 | 1982-11-22 | Toshiba Corp | Semiconductor integrated circuit device |