JPH01140246A - 論理シミュレータ - Google Patents

論理シミュレータ

Info

Publication number
JPH01140246A
JPH01140246A JP62299128A JP29912887A JPH01140246A JP H01140246 A JPH01140246 A JP H01140246A JP 62299128 A JP62299128 A JP 62299128A JP 29912887 A JP29912887 A JP 29912887A JP H01140246 A JPH01140246 A JP H01140246A
Authority
JP
Japan
Prior art keywords
simulation
comparator
counter
decrementor
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62299128A
Other languages
English (en)
Inventor
Masahiro Kurashita
藏下 正広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62299128A priority Critical patent/JPH01140246A/ja
Publication of JPH01140246A publication Critical patent/JPH01140246A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理シミュレータに関する。
(従来の技術〕 従来の論理シミュレータでは、 ・ある信号が指定状態値になった時に停止する。
・シミュレータ起動時に、クロック数またはパターン数
を指定し、指定数のシミュレーションを行なった後に停
止する。
ようになっていた(特願昭61−185931.情報処
理1984年10月号PIθ48〜P1055シミュレ
ーダー般)。
〔発明が解決しようとする問題点〕
上述した従来の論理シミュレータでは、シミュレーショ
ン時に動的に停止指定ができず、また、複数の異なる時
刻の停止指定を一度にできないため、たとえば、シミュ
レーションの制御として、ある事象が生じた場合に前処
理(被検証論理回路からI10装置への割込み処理等)
を行ない、ある時刻後に後処理(I10装置からリード
した内容を被検証論理回路のメモリへの書き込み等)を
行なうような処理が必要な場合、前記事象が不定期に生
じると、後処理を行なうために必要なシミュレーション
の停止を指定できないという欠点がある。
C問題点を解決するための手段〕 本発明の論理シミュレータは、1クロツク毎に一定数減
算または加算するカウンタと、該カウンタの保持する値
が所定の値か否かを判断する比較器とを、あるシミュレ
ーション条件が成立してシミュレーションが停止したと
きにシミュレーションモデル上に作り出す手段と、前記
カウンタに初期値を設定するとともに、シミュレーショ
ン再開指令が発せられると、前記カウンタを動作させる
手段と、前記比較器によって前記カウンタの保持゛する
値が前記所定の値であると判断された場合にシミュレー
ションを停止させる手段とを有している。
〔作 用〕
したがって、シミュレーション時に停止時刻を動的に指
定できる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の論理シミュレータの一実施例のブロッ
ク図である。
デクリメンタ・比較器作成部1は、シミュレーションモ
デル71をシミュレーションモデル72へ変更する。シ
ミュレーションモデル71およびシミュレーションモデ
ル72は、デクリメンタ2と比較器3とを含んでいる。
シミュレーションモデル71上では比較器3は不一致を
示している。シミュレーション部6はシミュレーション
制御部5によって動作手順が制御される。ロード部4は
、クロック数をデクリメンタ2にロードする機能を有し
ている。シミュレーション制御部5は、比較器3が一致
を示した時に、論理シミュレーションの実行を停止する
機能を有する。なお、本実施例では比較器3、デクリメ
ンタ3は3組設けられ、シミュレーションの停止時刻を
3つ設定できるようになっているが、勿論−組でもよい
かかる構成において、論理シミュレーション実行中に、
ある事実が生じ、その結果、論理シミュレーションの実
行が停止すると、デクリメンタ・比較器作成部1は、デ
クリメンタ2の出力と比較器3の入力とを接続する。こ
の接続は、接続線8によって行なわれている。この結果
比較器3は、デクリメンタ2の出力と”0”とを比較す
るようになる。次に、クロック数がロード部4を通して
デクリメンタ2にロードされる。シミュレーション再開
指令がシミュレーション制御部5によって発せられ、シ
ミュレーション部6が論理シミュレーションを再開する
と、デクリメンタ2は1クロック毎に減算される。クロ
ック数分、論理シミュレーションが実行されると、比較
器3によりデクリメンタ2の値がOと判断される。この
判断が判断信号としてシミュレーション制御部5へ供給
され、これに応答してシミュレーション制御部5はシミ
ュレーション動作停止指令をシミュレーション部6へ送
出する。これによって論理シミュレーション実行中に別
の事象が生じた場合も、同様に 4してシミュレーショ
ンの停止をクロック数によって指定できる。また、事象
毎に実行うロック数をあらかじめ定義しておくことによ
り、シミュレーション実行時に動的に停止指定を行なう
ことが可能となる。
なお、比較器3で比較する値は0でなくてもよく、また
デクリメンタ2の代りにインクリメンタを用いてもよい
〔発明の効果〕
以上説明したように本発明は、1クロック毎に一定数減
算または加算するカウンタとカウンタの保持する値が所
定の値か否かを判断する比較器とをシミュレーションモ
デル上に作り出す出段と、前記カウンタに初期値を設定
する手段と、前記比較器によって前記カウンタの保持す
る値が所定の値と判断された場合にシミュレーションを
停止する手段とを論理シミュレータに設けることにより
、シミュレーション時に停止時刻を動的に設定できる効
果がある。
【図面の簡単な説明】
第1図は本発明の論理シミュレータの一実施例のブロッ
ク図である。 1・・・・・・デクリメンタ・比較器作成部、2・・・
・・・デクリメンタ、3−−−−−−比較器、4・・・
・・・ロード部、 5・・・・・・シミュレーション制御部、6−−−−−
・シミュレーション部、 71−−−−−−シミュレーションモデル、72−−−
−−−シミュレーションモデル、8・・・・・・接続線

Claims (1)

  1. 【特許請求の範囲】 論理シミュレータにおいて、 1クロック毎に一定数減算または加算するカウンタと、
    該カウンタの保持する値が所定の値か否かを判断する比
    較器とを、あるシミュレーション条件が成立してシミュ
    レーションが停止したときにシミュレーションモデル上
    に作り出す手段と、前記カウンタに初期値を設定すると
    ともに、シミュレーション再開指令が発せられると、前
    記カウンタを動作させる手段と、 前記比較器によって前記カウンタの保持する値が前記所
    定の値であると判断された場合にシミュレーションを停
    止させる手段とを含むことを特徴とする論理シミュレー
    タ。
JP62299128A 1987-11-26 1987-11-26 論理シミュレータ Pending JPH01140246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62299128A JPH01140246A (ja) 1987-11-26 1987-11-26 論理シミュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62299128A JPH01140246A (ja) 1987-11-26 1987-11-26 論理シミュレータ

Publications (1)

Publication Number Publication Date
JPH01140246A true JPH01140246A (ja) 1989-06-01

Family

ID=17868487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62299128A Pending JPH01140246A (ja) 1987-11-26 1987-11-26 論理シミュレータ

Country Status (1)

Country Link
JP (1) JPH01140246A (ja)

Similar Documents

Publication Publication Date Title
JP2018022317A (ja) Hilシミュレーションシステム及びその制御方法
JPH01140246A (ja) 論理シミュレータ
US20050235254A1 (en) Synchronous formal language for programming deterministic finite state machines
JPS62221729A (ja) マイクロプログラム制御方式
JPH0573296A (ja) マイクロコンピユータ
JP2614931B2 (ja) 割込制御回路
JPS61241843A (ja) 情報処理装置
JP2979918B2 (ja) 割り込み検出回路
JPS62219136A (ja) 論理シミユレ−シヨン装置
JPS63263543A (ja) マルチレベルプログラミング方式
JPS61286936A (ja) ステップ動作制御方式
JPH09219638A (ja) リセット・シーケンス制御回路
JPH01213725A (ja) 評価用マイクロプロセッサ
JPH04195316A (ja) 省電力回路
JPS5851309A (ja) シ−ケンス制御装置
JPS63155330A (ja) マイクロプログラム制御装置
JPS62197834A (ja) マイクロプログラム制御装置
JPS58114242A (ja) コンピユ−タの停止制御方法
JPS63197247A (ja) マイクロプログラム制御装置
JPS60209851A (ja) プログラム・シ−ケンス・ストツプ方式
JPH07121366A (ja) マイクロプロセッサのウエイト制御システム
JPH04270441A (ja) データ処理装置
JPS61211745A (ja) マイクロコンピュ−タ
JPH01185739A (ja) デバック用割込発生回路
JPS6057595A (ja) ダイナミツクramリフレツシユ制御装置