JPS61286936A - ステップ動作制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 少なくとも、割り込み機能を有する計算機システムにお
いて、例えば被デバツグプログラムに対して、ステップ
処理の為の割り込みを発生させ、該割り込み処理ルーチ
ンの中で、該割り込み処理に入る前の１命令実行による
レジスタ類や、フラグの内容の変化をモニタすると共に
、ステップフラグをセットして、該ステップフラグがセ
ットされた時点から、当該割り込み処理ルーチンより元
の被デバツグプログラムに戻る為の分岐命令の実行終了
時点迄の時間を監視して、該分岐命令の終了を認識した
後、該復帰後の最初の命令実行中に再度ステップ処理の
為の割り込みを発生させるようにしたものである。

〔産業上の利用分野〕

本発明は、少なくとも、割り込み機能を有する計算機シ
ステム、において、ステップ動作を行う為の制御方式に
関する。

最近の半導体技術の著しい進歩に伴って、マイクロプロ
セッサ等の論理装置の高集積化が盛んになっている。

又、処理すべきデータの多様化に伴って、該マイクロプ
ロセッサの機能の高度化が図られ、該高集積化されたマ
イクロプロセッサにおいては、その内部に多数のレジス
タ類が設けられるようになってきた。

然して、従来から、計算機システムのプログラムをデバ
ッグする手段として、該プログラムを１命令充実行して
、その時々のプロセッサの内部状態をモニタする１ステ
ップ動作が知られているが、上記高集積化されたプロセ
ッサ（マイクロプロセッサ）を備えた計算機システムに
おいては、この１ステップ動作で、１命令充実行しても
、１つの命令を実行すると、マイクロプロセッサは停止
状態となるので、その内部状態を直接的にはモニタでき
ない問題がある。

一方、該高集積化されたマイクロプロセッサにおいては
、被デバツグプログラムを実行中に割り込み処理に入る
時、該マイクロプロセッサ内に設けられている多数のレ
ジスタ類や、フラグ等の内容を、ランダムアクセスメモ
リ　（以下、ＲＡＭと云う）上のスタックエリアに退避
させる機能が設けられているのが普通である。

又、該割り込み処理ルーチンの中で、該マイクロプロセ
ッサの内部状態を、上記ＲＡＭ上にコピーして、例えば
外部装置に出力することもできる。

このような事情から、１命令実行する毎に、割り込み処
理に入るような制御を行うことができれば、１ステップ
動作毎のマイクロプロセッサの内部状態の変化を監視で
きることが期待できる。

〔従来の技術〕

第３図は、従来の１ステップ動作を行う為の手段の一例
を模式的に示した図である。

！ 一般に、プロセッサがプログラムを実行しない状態には
、　“ボルト（ＨＡＬＴ）　”状態がある。

この　°ホルｌ−（ＨＡＬＴ）　’　状態では、プログ
ラムカウンタが停止しており、プロセッサはバスから切
り離される。

従来の１ステップ動作は、本図に示す如く、該プロセッ
サの命令制御部３において、上記プロセッサを゛ホルト
（ＨＡＬＴ）　’状態にする信号を、例えば外部より制
御し、該プロセッサを“ラン゛状態から°ホルト（ＨＡ
ＬＴ）　’状態に遷移させることにより、１ステップ動
作を行わせていた。

〔発明が解決しようとする問題点〕

従って、従来方式のような、プロセッサの“ホル）　（
ＨＡＬＴ）　’　状態を利用した１ステップ動作では、
該プロセッサは１つの命令を実行後、完全に停止状態と
なり、前述のように高集積化されたマイクロプロセッサ
のような場合、その内部レジスタ類の状態を直接に見る
ことができない為、１ステップ実行毎の該内部状態の変
化をモニタできないと云う問題があった。

本発明は上記従来の欠点に鑑み、前述のように、マイク
ロプロセッサを割り込み処理に入らせると、該マイクロ
プロセッサの内部レジスタ類の内容を、例えばＲＡＭ上
のスタックエリアに退避させる機能があること、或いは
、該割り込み処理ルーチン内において、任意のレジスタ
や、フラグの内容を、ＲＡＭ上にコピーして、外部装置
に出力することができることに着目し、１命令実行毎に
、ステップ処理の為の割り込み処理に入らせて、ステッ
プ動作を行いながら、命令実行毎のマイクロプロセッサ
の内部状態の変化を監視できる方法を提供することを目
的とするものである。

〔問題点を解決するための手段〕

第１図は、本発明のステップ制御方式の原理ブロック図
である。

マイクロプロセッサが被デバツグプログラムを実行中に
、例えば、操作者によるキー操作等によって、ステップ
処理の為の割り込み処理に入ると、該マイクロプロセッ
サの内部“レジスタ等の状態変化を、ＲＡＭ上のスタッ
クエリアを見る等してモニタした後、操作者からのコマ
ンド投入等によって、ステップフラグ１を“オン゛にす
る処理を実行し、該ステップフラグ１の出力を、時間監
視部２に入力する。

該時間監視部２においては、上記ステップフラグ１が゛
オン゛になった時点から、例えばクロックをカウントし
て、該割り込み処理から、元の被デバツグプログラムに
復帰する為の分岐（ＲＴｉ）　命令の終了を監視し、予
め定められたクロ・ツクの数をカウントした時点を、該
分岐（ＲＴｉ）命令の終了時点と認識して、次のステッ
プ処理の為の割り込み信号■を発生させ、該分岐（ＲＴ
ｉ）命令を実行するマイクロ命令等で、上記ステップフ
ラグ１をリセットするように構成する。

〔作用〕

即ち、本発明によれば、少なくとも、割り込み機能を有
する計算機システムにおいて、例えば被デバツグプログ
ラムに対して、ステ・ノブ処理の為の割り込みを発生さ
せ、該割り込み処理ルーチンの中で、該割り込み処理に
入る前の１命令実行によるレジスタ類や、フラグの内容
の変化をモニタすると共に、ステップフラグをセットし
て、該ステップフラグがセットされた時点から、当該割
り込み処理ルーチンより元の被デバツグプログラムに戻
る為の分岐命令の実行終了時点迄の時間を監視して、該
分岐命令の完了を認識した時、該復帰後の最初の命令実
行中に再度ステップ処理の為の割り込みを発生させるよ
うにしたものであるので、例えば、マイクロプロセッサ
の内部レジスタ類や。

フラグの１命令実行毎の変化をモニタでき、プログラム
のデバッグ効率を向上させる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第２図は、本発明を実施して、１ステップ動作が行われ
た時の動作を流れ図で示した図である。以下、第１図を
参照しながら本発明のステップ動作制御方式を説明する
。

先ず、プロセッサ、例えばマイクロプロセッサが、被デ
バツグプログラムを実行中（太線で示す）において、操
作者からのコンソール操作等によって、■の時点で、ス
テップ処理の為の割り込み要因がセットされると、該割
り込み処理ルーチンに入る。

該割り込み処理ルーチンに入った時点で、該割り込み処
理に入る前に実行された１命令によって更新された、内
部レジスタ類の内容が、例えば、ＲＡＭ上のスタックエ
リアに退避されているので、該割り込み処理ルーチンに
おいて、必要とするレジスタ類の内容を、該スタックエ
リアから読み取り、外部装置等に出力する等して、当該
マイクロプロセッサの１命令実行後の状態をモニタする
。

（ステップ１０参照） この後、ステップ動作を指示するコマンドが投入された
かどうかをループしながら待つ。（ステップ１１参照） ここで、操作者によって、ステップフラグを。

オン゛にセットする為の、上記「ステップ動作指示コマ
ンド」が投入されると、上記割り込み処理ループは該コ
マンドを、例えば、特定のフラグビットを見ることによ
り認識して、当該ステップフラグ処理ルーチンに分岐し
、第１図で説明したステップフラグ１を“オン゛にセッ
トする。　（ステップ１２参照） 該ステップフラグ１が゛オン゛になると、前述の時間監
視部２において、該ステップフラグ１が“オン”　にな
ってからのクロックをカウントし、予め定められたクロ
ックの数をカウントした時点を、当該割り込み処理ルー
チンから元の被デバツグプログラムに戻る為の分岐命令
（ＲＴｉ）の実行終了時点として、該分岐命令（ＲＴｉ
）終了信号を出力する。　（ステップ１３参照） 該分岐命令（ＲＴｉ）終了信号が出力される時、マイク
ロプロセッサは被デバツグプログラムの次の１命令を実
行中であるので、該信号をステップ処理の為の割り込み
信号■とすることにより、該デバッグプログラムの１つ
の命令の実行を完了した時点■で、再び、上記ステップ
処理の為の割り込み処理に入るように機能する。

以降、同じ動作が繰り返されて、被デバツグプログラム
を１命令充実行し、その都度、ステップ処理の為の割り
込み処理ルーチンに入るので、被デバツグプログラムの
１命令の実行後の、当該マイクロプロセッサの内部状態
の変化をモニタすることができる。

尚、上記クロックの数のカウントは、ステップフラグ１
をセントする命令（ステップ１２）と１分岐（ＲＴｉ）
命令（ステップ１３）との相対位置により、該ステップ
フラグ１がセットされてから、何りロック目に、上記分
岐（ＲＴｉ）命令が終了するかを知ることができるので
、第１図における時間監視部２においては、該クロック
の数をカウントアツプした時点で、上記ステップ処理の
為の割り込みを発生させる信号■を出力するように構成
すれば良い。

このように、本発明においては、一般に、割り込み処理
ルーチンにおいて、高集積化されたマイクロプロセッサ
の内部レジスタ類の内容を、読み取ることができること
に着目し、ステップ動作を行いたい時には、ステップ処
理の為の割り込み処理ルーチンの中において、ステップ
フラグを“オン゛　とし、該ステップフラグが°オン゛
の時間を監視して、上記割り込み処理から元のプログラ
ムに戻る為の分岐命令の終了時点を同定し、該分岐命令
終了信号により、該元のプログラムの次の命令を終了し
た所で、上記ステップ処理の為の割り込みを生起させる
ようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のステンプ動作制
御方式は、少なくとも、割り込み機能を有する計算機シ
ステムにおいて、例えば被デバツグプログラムに対して
、ステップ処理の為の割り込みを発生させ、該割り込み
処理ルーチンの中で、該割り込み処理に入る前の１命令
実行によるレジスタ類や、フラグの内容の変化をモニタ
すると共に、ステップフラグをセットして、該ステップ
フ　　　　　　１ラグがセットされた時点から、当該割
り込み処理ルーチンより元の被デバツグプログラムに戻
る為の分岐命令の実行終了時点迄の時間を監視して、該
分岐命令の完了を認識した時、該復帰後の最初の命令実
行中に再度ステップ処理の為の割り込みを発生させるよ
うにしたものであるので、例えば、マイクロプロセッサ
の内部レジスタ類や、フラグの１命令実行毎の変化をモ
ニタでき、プログラムのデバッグ効率を向上させる効果
がある。

【図面の簡単な説明】

第１図は本発明のステップ制御方式の原理ブロック図。 第２図は本発明を実施して１ステップ動作が行われた時
の動作を流れ図で示した図。 第３図は従来の１ステップ動作を行う為の手段の一例を
模式的に示した図。 である。 図面において、 １はステップフラグ、　２は時間監視部。 ３は命令制御部。 ｌＯ〜１３は従来の１ステップ動作の各ステップ。 ■、■は割り込み時点。 ■はステップ処理の為の割り込み信号。 をそれぞれ示す。 第　１　肥 秀　２　ｍ ′ホルト（Ｈ，４ＬＴ）イ言号 第　３　図

Claims (1)

1. 【特許請求の範囲】 少なくとも、割り込み機能を有する計算機システムにお
   いて、現在実行中のプログラムに対して、ステップ処理
   の為の割り込みを発生させ、 該ステップ処理の為の割り込み処理ルーチンにおいて、
   ステップフラグ（１）をセットすることにより、該ステ
   ップフラグ（１）がセットされた時点から、特定の時間
   を監視する時間監視部（２）を設け、 該時間監視部（２）により、上記割り込み処理ルーチン
   から元のプログラムに復帰する為の分岐命令の実行を終
   了して、該復帰後の最初の命令実行中を認識した時、該
   認識信号によって、 上記、復帰後の最初の命令を実行中に、再度、上記ステ
   ップ処理の為の割り込みを発生させるように制御するこ
   とを特徴とするステップ動作制御方式。