JPH01140255A - メモリ保護方法 - Google Patents
メモリ保護方法Info
- Publication number
- JPH01140255A JPH01140255A JP62298429A JP29842987A JPH01140255A JP H01140255 A JPH01140255 A JP H01140255A JP 62298429 A JP62298429 A JP 62298429A JP 29842987 A JP29842987 A JP 29842987A JP H01140255 A JPH01140255 A JP H01140255A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- register
- bit
- bits
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はレジスタバンク切り替え時のメモリ保護方法に
関するものである。
関するものである。
従来の技術
従来、レジスタバンク切り替え時にメモリ領域が重複し
ないように保護するため、ユーザーが意識してメモリの
割り当てを考えてプログラムを作成したり、オペレーテ
ィングシステム（Ｏ３）によってメモリが重複するのを
避けていた。
ないように保護するため、ユーザーが意識してメモリの
割り当てを考えてプログラムを作成したり、オペレーテ
ィングシステム（Ｏ３）によってメモリが重複するのを
避けていた。
発明が解決しようとする問題点
この様に従来の方法ではメモリ領域が重複しない様にユ
ーザーがメモリ領域の割り当てを意識してプログラムを
作っており、複雑化するシステムにおいて多数のタスク
を操作する場合、ユーザーによるメモリ割当てのシステ
ム管理が非常に困難になってきた。
ーザーがメモリ領域の割り当てを意識してプログラムを
作っており、複雑化するシステムにおいて多数のタスク
を操作する場合、ユーザーによるメモリ割当てのシステ
ム管理が非常に困難になってきた。
本発明はこのような問題点を解決するもので、ユーザー
がメモリの保護が必要であると考える場合、各タスク毎
にメモリを分割所有し、他のタスクのデータ書き込みを
禁止するメモリの保護方法を提供することを目的とする
ものである。
がメモリの保護が必要であると考える場合、各タスク毎
にメモリを分割所有し、他のタスクのデータ書き込みを
禁止するメモリの保護方法を提供することを目的とする
ものである。
問題点を解決するための手段
本発明のメモリ保護方法は、レジスタバンクを切り替え
る機能をもつ中央処理装置で、複数のタスクを処理する
場合、前記タスクを示すビットの値をメモリのアドレス
に用いることにより各タスクのメモリ領域を分割所有す
るものである。
る機能をもつ中央処理装置で、複数のタスクを処理する
場合、前記タスクを示すビットの値をメモリのアドレス
に用いることにより各タスクのメモリ領域を分割所有す
るものである。
作用
本発明のメモリ保護方法によれば、各タスクを示すビッ
トの値をメモリのアドレスに用いることにより、各タス
クごとにメモリ領域を確保することができるため、メモ
リの保護ができ、各タスク間でメモリの内容を破壊する
ことを防止することができる。
トの値をメモリのアドレスに用いることにより、各タス
クごとにメモリ領域を確保することができるため、メモ
リの保護ができ、各タスク間でメモリの内容を破壊する
ことを防止することができる。
実施例
本発明のメモリ保護方法の実施例を図に示し、これを参
照して説明する。図（ａ）に示すようにレジスタバンク
１の構成を一例として８バンクとする。この８バンクレ
ジスタ１の現在実行中のレジスタ（カレントレジスタ）
を判別するために３ビプトで名前材をする。図（ｂ）に
示すように各々のレジスタバンク１をＯＯＯ〜１１１の
値によって８通り区分する。この３ビツトの値とユーザ
ーがメモリ保護機能を使うか否かを示すフラグの１ビツ
トの計４ビットをレジスタバンク実行レジスタ２として
保持する。８個のレジスタバンク１のうちどれが実行中
かを示す３ビツトの値は各々のレジスタバンク１が切替
わるごとにリアルタイムで自動的に切り替わる。
照して説明する。図（ａ）に示すようにレジスタバンク
１の構成を一例として８バンクとする。この８バンクレ
ジスタ１の現在実行中のレジスタ（カレントレジスタ）
を判別するために３ビプトで名前材をする。図（ｂ）に
示すように各々のレジスタバンク１をＯＯＯ〜１１１の
値によって８通り区分する。この３ビツトの値とユーザ
ーがメモリ保護機能を使うか否かを示すフラグの１ビツ
トの計４ビットをレジスタバンク実行レジスタ２として
保持する。８個のレジスタバンク１のうちどれが実行中
かを示す３ビツトの値は各々のレジスタバンク１が切替
わるごとにリアルタイムで自動的に切り替わる。
本発明の例では図（ｅ）に示すようにそれぞれのレジス
タバンクを示す３ビツトはレジスタバンク実行レジスタ
の上位に割り当てられ、フラグの１ビツトは下位に割り
当てられている。レジスタバンク実行レジスタ２の４ビ
ツトは上位の３ビツトはそれぞれＡＮＤ回路３，４．５
の一方の入力端子に入力され下位の１ビツトはＡＮＤ回
路３゜４．５の他方の入力端子に入力され、ＡＮＤ回路
の出力はメモリ管理ユニット（ＭＭＵ＞ ａに制御信号
として入力される。ユーザーがメモリ保護機能を使う場
合、フラグをイネーブルすなわちフラグのビットを１”
にする。このときＭＭＵ６にレジスタバンクの実行中を
示す３ビツトの値がそのまま入力され、この３ビツトの
値がＭＭＵによってメモリアドレス７としてメモリに出
力される。
タバンクを示す３ビツトはレジスタバンク実行レジスタ
の上位に割り当てられ、フラグの１ビツトは下位に割り
当てられている。レジスタバンク実行レジスタ２の４ビ
ツトは上位の３ビツトはそれぞれＡＮＤ回路３，４．５
の一方の入力端子に入力され下位の１ビツトはＡＮＤ回
路３゜４．５の他方の入力端子に入力され、ＡＮＤ回路
の出力はメモリ管理ユニット（ＭＭＵ＞ ａに制御信号
として入力される。ユーザーがメモリ保護機能を使う場
合、フラグをイネーブルすなわちフラグのビットを１”
にする。このときＭＭＵ６にレジスタバンクの実行中を
示す３ビツトの値がそのまま入力され、この３ビツトの
値がＭＭＵによってメモリアドレス７としてメモリに出
力される。
次に、ユーザーがメモリ保護をしない場合、フラグのビ
ットを一０゛にする。このとき、ＭＭＵからはレジスタ
バンクの実行中を示す３ビツトが出力されず、ＯＯＯが
出力される。すなわち、実際のプログラム上でのアドレ
スに基づいたメモリ空間としてはオーバーラツプする可
能性のあるアドレスが出力される。この様にユーザーが
メモリ保護をするかどうかは、フラグの操作だけでよ（
、レジスタバンクの実行中を示す３ビツトのデータをメ
モリアドレスの上位データに割り当てることにより、メ
モリの保護ができる。
ットを一０゛にする。このとき、ＭＭＵからはレジスタ
バンクの実行中を示す３ビツトが出力されず、ＯＯＯが
出力される。すなわち、実際のプログラム上でのアドレ
スに基づいたメモリ空間としてはオーバーラツプする可
能性のあるアドレスが出力される。この様にユーザーが
メモリ保護をするかどうかは、フラグの操作だけでよ（
、レジスタバンクの実行中を示す３ビツトのデータをメ
モリアドレスの上位データに割り当てることにより、メ
モリの保護ができる。
発明の効果
本発明のメモリ保護方法によれば、レジスタバンク実行
レジスタ中のメモリ保護機能を示すフラグの操作だけで
自動的に各タスクを示すビットの値をメモリのアドレス
に用いることができる。このメモリ保護方法によりユー
ザーは各タスクのメモリ管理を容易にすることができる
。
レジスタ中のメモリ保護機能を示すフラグの操作だけで
自動的に各タスクを示すビットの値をメモリのアドレス
に用いることができる。このメモリ保護方法によりユー
ザーは各タスクのメモリ管理を容易にすることができる
。
竿１図は本発明のメモリ保護方法の実施例を示す図であ
る。 １・・・・・・レジスタバンク、２・・・・・・レジス
タバンク実行レジスタ、３．４．５・・・・・・ＡＮＤ
回路、６・・・・・・メモリ管理ユニット（ＭＭＵ）
、７・・・・・・メモリアドレス。 第１図
る。 １・・・・・・レジスタバンク、２・・・・・・レジス
タバンク実行レジスタ、３．４．５・・・・・・ＡＮＤ
回路、６・・・・・・メモリ管理ユニット（ＭＭＵ）
、７・・・・・・メモリアドレス。 第１図
Claims (1)
- レジスタバンクを切り替える機能をもつ中央処理装置で
複数のタスクを処理する場合、前記タスクを示すビット
の値をメモリのアドレスに用いることにより、各タスク
のメモリ領域を分割所有することを特徴とするメモリ保
護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298429A JPH01140255A (ja) | 1987-11-26 | 1987-11-26 | メモリ保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298429A JPH01140255A (ja) | 1987-11-26 | 1987-11-26 | メモリ保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140255A true JPH01140255A (ja) | 1989-06-01 |
Family
ID=17859590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298429A Pending JPH01140255A (ja) | 1987-11-26 | 1987-11-26 | メモリ保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005011336A (ja) * | 2003-05-29 | 2005-01-13 | Matsushita Electric Ind Co Ltd | オペレーティングシステム切り替え可能な情報処理装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551676A (en) * | 1978-06-21 | 1980-01-08 | Toshiba Corp | Memory protect system |
| JPS56137449A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Data processor |
| JPS60164843A (ja) * | 1984-02-07 | 1985-08-27 | Hitachi Ltd | マイクロコンピユ−タ |
| JPS6243734A (ja) * | 1985-08-20 | 1987-02-25 | Nec Corp | マイクロプロセツサ |
-
1987
- 1987-11-26 JP JP62298429A patent/JPH01140255A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551676A (en) * | 1978-06-21 | 1980-01-08 | Toshiba Corp | Memory protect system |
| JPS56137449A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Data processor |
| JPS60164843A (ja) * | 1984-02-07 | 1985-08-27 | Hitachi Ltd | マイクロコンピユ−タ |
| JPS6243734A (ja) * | 1985-08-20 | 1987-02-25 | Nec Corp | マイクロプロセツサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005011336A (ja) * | 2003-05-29 | 2005-01-13 | Matsushita Electric Ind Co Ltd | オペレーティングシステム切り替え可能な情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930022198A (ko) | 데이타 처리 장치 | |
| US20020199076A1 (en) | Memory protection method and circuit specifying attributes on access | |
| US3982231A (en) | Prefixing in a multiprocessing system | |
| JPH01140255A (ja) | メモリ保護方法 | |
| JPS6220583B2 (ja) | ||
| JPS60129854A (ja) | アドレスバス制御装置 | |
| JPH01201751A (ja) | メモリー保護装置 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| Poppendieck et al. | Special Feature: Memory Extension Techniques for Minicomputers | |
| KR900010178Y1 (ko) | 램 출력 보호회로 | |
| JPH0383139A (ja) | ファジイ演算処理装置 | |
| KR890005613A (ko) | 메모리 액세스 제어방식 | |
| JP3553093B2 (ja) | データファイルシステム | |
| JPH0259825A (ja) | マルチ・タスク・オペレーティングシステムにおけるタスク管理方式 | |
| JPH05173886A (ja) | 書込み装置 | |
| JPS6358558A (ja) | ガ−ベジコレクシヨン処理方式 | |
| JPS63186363A (ja) | マルチｃｐｕシステムのメモリ領域設定回路 | |
| JPH03144751A (ja) | メモリ誤書き込み防止装置 | |
| JPS59139199A (ja) | 記憶保護方式 | |
| JPH01134546A (ja) | 演算処理装置 | |
| JPH0619703A (ja) | データ処理装置 | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
| JPH02208761A (ja) | 記憶域書込み保護方式 | |
| JPS6150346B2 (ja) | ||
| JPS59144965A (ja) | アドレス制御装置 |