JPH01143279A - 光集積回路装置 - Google Patents
光集積回路装置Info
- Publication number
- JPH01143279A JPH01143279A JP62300701A JP30070187A JPH01143279A JP H01143279 A JPH01143279 A JP H01143279A JP 62300701 A JP62300701 A JP 62300701A JP 30070187 A JP30070187 A JP 30070187A JP H01143279 A JPH01143279 A JP H01143279A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- impurity diffusion
- region
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光通信あるいは光情報記録再生等に利用され
る光集積回路装置に関する。
る光集積回路装置に関する。
従来の技術
電気素子と発光素子を同一基板上に集積化した、いわゆ
る光集積回路装置の開発が活発である。従来の光集積回
路装置の断面図を第７図に示す。これは、Ｂ Ｈ（Ｂｕ
ｒｉｅｄ−Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ：略して
ＥＨ）構造のレーザとＨＢ Ｔ （Ｈｅｔｅｒｏ ｊｕ
ｎｃｔｉｏｎ−Ｂｉｐｏｌａｒ−Ｔｒａｎｇｉｓｔｏｒ
：略してＨＢＴ）を同一基板上に集積化したもので
ある。レーザ領域３９は、ｎ型ＩｎＰ基板２１上に、ｎ
型ＩｎＰ層２２とｎ型ＩｎＧａＡｓＰ層２３とｐ型Ｉｎ
Ｐ層２４とｐ型ＩｎＧａＡｓＰ層２６を順次エピタキシ
ャル成長し、メサエッチングにより選択的にｐ型ＩｎＧ
ａＡｓＰ層２５の表面よりｎ型ＩｎＰ層２２まで除去し
た後、エツチングされて露出したｎ型ＩｎＰ層２２上に
再度エピタキシャル成長してｐ型ＩｎＰｉ２６とｎ型Ｉ
ｎＰ層２７とｐ型ＩｎＧａＡｓＰ層２８とｎ型ＩｎＰ層
２９からなる埋込み層４１を積層することにより形成さ
れる。
る光集積回路装置の開発が活発である。従来の光集積回
路装置の断面図を第７図に示す。これは、Ｂ Ｈ（Ｂｕ
ｒｉｅｄ−Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ：略して
ＥＨ）構造のレーザとＨＢ Ｔ （Ｈｅｔｅｒｏ ｊｕ
ｎｃｔｉｏｎ−Ｂｉｐｏｌａｒ−Ｔｒａｎｇｉｓｔｏｒ
：略してＨＢＴ）を同一基板上に集積化したもので
ある。レーザ領域３９は、ｎ型ＩｎＰ基板２１上に、ｎ
型ＩｎＰ層２２とｎ型ＩｎＧａＡｓＰ層２３とｐ型Ｉｎ
Ｐ層２４とｐ型ＩｎＧａＡｓＰ層２６を順次エピタキシ
ャル成長し、メサエッチングにより選択的にｐ型ＩｎＧ
ａＡｓＰ層２５の表面よりｎ型ＩｎＰ層２２まで除去し
た後、エツチングされて露出したｎ型ＩｎＰ層２２上に
再度エピタキシャル成長してｐ型ＩｎＰｉ２６とｎ型Ｉ
ｎＰ層２７とｐ型ＩｎＧａＡｓＰ層２８とｎ型ＩｎＰ層
２９からなる埋込み層４１を積層することにより形成さ
れる。
トランジスタ領域４ｏは、この埋込み層４１を利用して
メサエッチングと拡散によりｎ型ＩｎＰ層２９を：ｒ−
ミ、、 ｐ 、 ｐ型ＩｎＧａＡｓＰ層２８をベース、
ｎ型ＩｎＰ層２７をコレクタとして形成される。
メサエッチングと拡散によりｎ型ＩｎＰ層２９を：ｒ−
ミ、、 ｐ 、 ｐ型ＩｎＧａＡｓＰ層２８をベース、
ｎ型ＩｎＰ層２７をコレクタとして形成される。
ｐ型ＩｎＰ層２６とｐ型不純物拡散層３１はトランジス
タ間の素子分離のため必要である。
タ間の素子分離のため必要である。
発明が解決しようとする問題点
このような光集積回路装置においては、トランジスタ領
域４０はＢＨレーザの埋込み層に形成されるので２回の
エピタキシャル成長が必要となるが、２回目のエピタキ
シャル成長で昇温する際１回目のエピタキシャル成長で
形成された層内の不純物（例えばＺｎ等）が不安定とな
りｐｎ接合位置が移動するという問題がある。ｐｎ接合
位置がへテロ界面から移動した場合レーザの発振しきい
値が大きくなるなど問題を生ずる。また、２回のエピタ
キシャル成長が必要なことから工程時間が長くなりコス
トもかかる。さらに以上のことがら歩留りの悪化をもた
らすものである。
域４０はＢＨレーザの埋込み層に形成されるので２回の
エピタキシャル成長が必要となるが、２回目のエピタキ
シャル成長で昇温する際１回目のエピタキシャル成長で
形成された層内の不純物（例えばＺｎ等）が不安定とな
りｐｎ接合位置が移動するという問題がある。ｐｎ接合
位置がへテロ界面から移動した場合レーザの発振しきい
値が大きくなるなど問題を生ずる。また、２回のエピタ
キシャル成長が必要なことから工程時間が長くなりコス
トもかかる。さらに以上のことがら歩留りの悪化をもた
らすものである。
本発明は、従来の光集積回路装置の問題点、即ち、製造
工程において２回のエピタキシャル成長をすることによ
る（１）レーザの発振しきい値の増加。
工程において２回のエピタキシャル成長をすることによ
る（１）レーザの発振しきい値の増加。
（２）工程時間の増加、Ｇ３）コストの増大、（４）歩
留シの悪化を解決しようとするものである。
留シの悪化を解決しようとするものである。
問題点を解決するための手段
本発明は、半絶縁性半導体基板上に第１の導電型の第１
の層、第２の導電型の第２の層、第１の導電型の第３の
層が順次形成された積層構造を有し、第３の層に選択的
に不純物が導入されてなる第２の導電型の第１の領域と
第２の領域が第３の層表面より第２の層まで延びており
、第２の層及び第３の層が選択的に除去されて第１の層
と第２の層を含めた第１の領域と第３の層によりトラン
ジスタ領域が形成され、また第１の層と第２の層を含め
た第２の領域によシ発光領域が形成されてなることを特
徴とする光集積回路装置であり、これにより従来の問題
点を解決するものである。
の層、第２の導電型の第２の層、第１の導電型の第３の
層が順次形成された積層構造を有し、第３の層に選択的
に不純物が導入されてなる第２の導電型の第１の領域と
第２の領域が第３の層表面より第２の層まで延びており
、第２の層及び第３の層が選択的に除去されて第１の層
と第２の層を含めた第１の領域と第３の層によりトラン
ジスタ領域が形成され、また第１の層と第２の層を含め
た第２の領域によシ発光領域が形成されてなることを特
徴とする光集積回路装置であり、これにより従来の問題
点を解決するものである。
作 用
本発明は２回のエピタキシャル成長を行なわず、１回の
エピタキシャル成長によりトランジスタ領域と発光領域
を一度に形成できる集積回路装置であり、これにより２
回のエピタキシャル成長ヲ行なったときの従来の問題点
を解決できるものである。
エピタキシャル成長によりトランジスタ領域と発光領域
を一度に形成できる集積回路装置であり、これにより２
回のエピタキシャル成長ヲ行なったときの従来の問題点
を解決できるものである。
実施例
本発明の一実施例を図面を用いて説明する。第１図に本
発明の一実施例である光集積回路装置の完成断面図を示
す。以下第２図〜第６図を用いて、この製造プロセスに
ついて説明する。まず、第２図に示すように半絶縁性Ｉ
ｎＰ基板１上に、ｎ型ＩｎＰ層２（厚み〜３μｍ）とｐ
型ＩｎＧａＡｓＰ層３（厚み〜０．２μｍ、禁制帯幅λ
９＝＝１．３μｍ）とｎ型ＩｎＰ層４（厚み〜２μｍ）
を順次エピタキシャル成長させる。エピタキシャル成長
は、例えば通常の液相エピタキシャル成長法により容易
に行なえる。次に、通常の絶縁膜工程とフォトリングラ
フィ工程を用いて選択的に拡散を行なう。拡散は、ソー
スとしてｐ型不純物（例えばＺｎ、 Ｃｄ等の■族元素
）を用い通常の封管拡散法により拡散フロントがｐ型Ｉ
ｎＧａＡｓＰ層３に到達するまで行なう。これにより第
３図に示すように、ｐ型不純物拡散層６及びｐ型不純物
拡散層６を形成する。
発明の一実施例である光集積回路装置の完成断面図を示
す。以下第２図〜第６図を用いて、この製造プロセスに
ついて説明する。まず、第２図に示すように半絶縁性Ｉ
ｎＰ基板１上に、ｎ型ＩｎＰ層２（厚み〜３μｍ）とｐ
型ＩｎＧａＡｓＰ層３（厚み〜０．２μｍ、禁制帯幅λ
９＝＝１．３μｍ）とｎ型ＩｎＰ層４（厚み〜２μｍ）
を順次エピタキシャル成長させる。エピタキシャル成長
は、例えば通常の液相エピタキシャル成長法により容易
に行なえる。次に、通常の絶縁膜工程とフォトリングラ
フィ工程を用いて選択的に拡散を行なう。拡散は、ソー
スとしてｐ型不純物（例えばＺｎ、 Ｃｄ等の■族元素
）を用い通常の封管拡散法により拡散フロントがｐ型Ｉ
ｎＧａＡｓＰ層３に到達するまで行なう。これにより第
３図に示すように、ｐ型不純物拡散層６及びｐ型不純物
拡散層６を形成する。
次に、通常の絶縁膜工程とフォトリソグラフィ工程によ
シ選択的にｎ型１ｎＰ５４をエツチング除去する。この
様子を第４図に示す。エツチング液としてＨＣｌ：Ｈ３
Ｐ０４＝１＝２ を用いればＩｎＧａＡｓＰ層をほとん
どエツチングしないので容易にｎ型ＩｎＰ層４のみを除
去することができる。
シ選択的にｎ型１ｎＰ５４をエツチング除去する。この
様子を第４図に示す。エツチング液としてＨＣｌ：Ｈ３
Ｐ０４＝１＝２ を用いればＩｎＧａＡｓＰ層をほとん
どエツチングしないので容易にｎ型ＩｎＰ層４のみを除
去することができる。
このとき、第４図に示すようにｐ型不純物拡散層６の一
部とそれに囲まれたｎ型ＩｎＰ層４及びｐ型不純物拡散
層６の一部を残すようにｎ型ＩｎＰ層４のエツチングを
行なう。
部とそれに囲まれたｎ型ＩｎＰ層４及びｐ型不純物拡散
層６の一部を残すようにｎ型ＩｎＰ層４のエツチングを
行なう。
次に、通常の絶縁膜工程とフォトリングラフィ工程によ
り選択的にｐ型ＩｎＧａＡｓＰ層３をエツチング除去す
る。この様子を第５図に示す。エツチング液としてＨ２
ＳＯ４：Ｈ２Ｏ：Ｈ２ｏ＝１：１：６を用いればＩｎＰ
層をほとんどエツチングしないので容易にｐ型ＩｎＧａ
ＡｓＰ層３のみを除去するえとができる。このとき第５
図に示すようにｐ型不純物拡散層６の下とｎ型ＩｎＰ層
４の下のｐ型ＩｎＧａＡｓＰ 層３及びｐ型不純物拡散
層６の下とその周囲約５ μｍのｐ型１ｎＧａＡＩＩＩ
Ｐ ７４３を残すように選択的にエツチングを行なう。
り選択的にｐ型ＩｎＧａＡｓＰ層３をエツチング除去す
る。この様子を第５図に示す。エツチング液としてＨ２
ＳＯ４：Ｈ２Ｏ：Ｈ２ｏ＝１：１：６を用いればＩｎＰ
層をほとんどエツチングしないので容易にｐ型ＩｎＧａ
ＡｓＰ層３のみを除去するえとができる。このとき第５
図に示すようにｐ型不純物拡散層６の下とｎ型ＩｎＰ層
４の下のｐ型ＩｎＧａＡｓＰ 層３及びｐ型不純物拡散
層６の下とその周囲約５ μｍのｐ型１ｎＧａＡＩＩＩ
Ｐ ７４３を残すように選択的にエツチングを行なう。
次に、通常の絶縁膜工程とフォトリングラフィ工程及び
エツチング工程によシ選択的にｎ型１ｎＰ層２と半絶縁
性ＩｎＰ基板１をエツチングし溝を形成した後、感光性
樹脂を塗布して溝を埋込み露光して溝にのみ感光性樹脂
７を残す。この様子を第６図に示す。これによりレーザ
領域１５とトランジスタ領域１４を電気的に分離してい
る。最後に絶縁膜８を通常の絶縁膜工程釦より形成し、
フォトリングラフィ工程と電極工程とリフトオフ工程に
より各層に電極を形成する。ｐ型電極として例えばＡｕ
／ Ｚｎをｎ型電極として例えばＡｕ ／ Ｓｎを電
子ビーム蒸着法により形成する。電極形成後の断面図は
第１図に示す通りである。
エツチング工程によシ選択的にｎ型１ｎＰ層２と半絶縁
性ＩｎＰ基板１をエツチングし溝を形成した後、感光性
樹脂を塗布して溝を埋込み露光して溝にのみ感光性樹脂
７を残す。この様子を第６図に示す。これによりレーザ
領域１５とトランジスタ領域１４を電気的に分離してい
る。最後に絶縁膜８を通常の絶縁膜工程釦より形成し、
フォトリングラフィ工程と電極工程とリフトオフ工程に
より各層に電極を形成する。ｐ型電極として例えばＡｕ
／ Ｚｎをｎ型電極として例えばＡｕ ／ Ｓｎを電
子ビーム蒸着法により形成する。電極形成後の断面図は
第１図に示す通りである。
第１図において、感光性樹脂７を境として右側がレーザ
領域１６．左側がトランジスタ領域１４である。レーザ
領域１５においてｐ型不純物拡散層６が７ノード９とな
りｎ型１ｎＰ層２がカソード１０となる。ｐ型ＩｎＧａ
ＡｓＰ層３が活性層となり両側がＩｎＰ層にはさまれて
、いわゆるダブルへテロ接合を構成している。また、横
方向の電流閉じ込めもなされているので効率的にキャリ
アが注入され低しきい値電流でレーザ発振が行なわれる
。
領域１６．左側がトランジスタ領域１４である。レーザ
領域１５においてｐ型不純物拡散層６が７ノード９とな
りｎ型１ｎＰ層２がカソード１０となる。ｐ型ＩｎＧａ
ＡｓＰ層３が活性層となり両側がＩｎＰ層にはさまれて
、いわゆるダブルへテロ接合を構成している。また、横
方向の電流閉じ込めもなされているので効率的にキャリ
アが注入され低しきい値電流でレーザ発振が行なわれる
。
トランジスタ領域１４ではｎ型ＩｎＰ層４がエミッタ１
１．ｐ型１ｎＧａＡｓＰ層３がベース１２．ｎＦｆｌ
ＩｎＰ 層２がコレクタ１３である。なお、ｐ型不純物
拡散層６はグラフトベースであり、ベース電極はこの層
上に形成されている。トランジスタ領域１４ではエミッ
タがＩｎＰ層、ベースがＩｎＧａＡｓ＋Ｐ層であるので
禁制帯幅がベースよりエミッタの方が大きく、いわゆる
ワイドバンドギャップエミッタの効果により高い電流増
幅率が得られる。従って、レーザを駆動することが十分
可能である。。
１．ｐ型１ｎＧａＡｓＰ層３がベース１２．ｎＦｆｌ
ＩｎＰ 層２がコレクタ１３である。なお、ｐ型不純物
拡散層６はグラフトベースであり、ベース電極はこの層
上に形成されている。トランジスタ領域１４ではエミッ
タがＩｎＰ層、ベースがＩｎＧａＡｓ＋Ｐ層であるので
禁制帯幅がベースよりエミッタの方が大きく、いわゆる
ワイドバンドギャップエミッタの効果により高い電流増
幅率が得られる。従って、レーザを駆動することが十分
可能である。。
このようにして製造された光集積回路装置においては１
回のエピタキシャル成長で作製できるだめ、従来のよう
な２回のエピタキシャル成長を行った場合の問題点を発
生しない。即ち、本発明によればレーザを構成する層と
トランジスタを構成する層を１回のエピタキシャル成長
にょシ形成できるので、従来のような２回のエピタキシ
ャル成長による問題点（１）レーザの発振しきい値の増
加。
回のエピタキシャル成長で作製できるだめ、従来のよう
な２回のエピタキシャル成長を行った場合の問題点を発
生しない。即ち、本発明によればレーザを構成する層と
トランジスタを構成する層を１回のエピタキシャル成長
にょシ形成できるので、従来のような２回のエピタキシ
ャル成長による問題点（１）レーザの発振しきい値の増
加。
（２）工程時間の増加、（３）コストの増大、（４）歩
留シの悪化を解決できるものである。
留シの悪化を解決できるものである。
なお、本実施例では発光領域にレーザを構成したが、Ｌ
ＥＤでもかまわない。また、ＩｎＰ系について述べたが
他の化合物半導体材料（例えばＧａＡｓ＋系）を用いて
も同様に形成できることは言うまでもない。
ＥＤでもかまわない。また、ＩｎＰ系について述べたが
他の化合物半導体材料（例えばＧａＡｓ＋系）を用いて
も同様に形成できることは言うまでもない。
発明の効果
以上述べてきたように本発明によれば、１回のエピタキ
シャル成長により光集積回路装置を構成できるので２回
目のエピタキシャル成長にょるレーザ発振しきい値の増
加を防ぐことができる。また、１回のエピタキシャル成
長により作製できるので工程時間が短縮でき、コストも
抑えることができる。さらに従来に比ベニ程数も少なく
なるので歩留りも高くすることができ工業的に見ても十
分価値のあるものである。
シャル成長により光集積回路装置を構成できるので２回
目のエピタキシャル成長にょるレーザ発振しきい値の増
加を防ぐことができる。また、１回のエピタキシャル成
長により作製できるので工程時間が短縮でき、コストも
抑えることができる。さらに従来に比ベニ程数も少なく
なるので歩留りも高くすることができ工業的に見ても十
分価値のあるものである。
第１図は本発明の一実施例の光集積回路装置の断面図、
第２図〜第６図は同実施例装置の製造プロセスを説明す
る断面図、第７図は従来の光集積回路装置の断面図であ
る。 １・・・・・・半絶縁性ＩｎＰ基板、２・・・・・・ｎ
型ＩｎＰ層、３・・・・・・ｐ型１ｎＧａＡｓＰ層、４
・・・・・・ｎ型ＩｎＰ層、６・・・・・・ｐ型不純物
拡散層、６・・・・・・ｐ型不純物拡散層、７・・・・
・・感光性樹脂、８・・・・・・絶縁膜、９・・・・・
・アノード、１ｏ・・・・・・カソード、１１・・・・
・・エミッタ、１２・・・・・・ベース、１３・・・・
・・コレクタ、１４・・・・・・トランジスタ領域、１
５・・・・・・レーザ領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名”ｆ
−“−イＩむゑ永１ムＰ１仄 ｚ−−−、，１工ｎｐ４ ３−ＰτムＰら４５隋 ７−瓜先秩衝肘 ”−＊！ル月裏 ９″′″−７ノーＶ ／１’−−−↑−ス １３−−−コＬ７ダ 第３図
第２図〜第６図は同実施例装置の製造プロセスを説明す
る断面図、第７図は従来の光集積回路装置の断面図であ
る。 １・・・・・・半絶縁性ＩｎＰ基板、２・・・・・・ｎ
型ＩｎＰ層、３・・・・・・ｐ型１ｎＧａＡｓＰ層、４
・・・・・・ｎ型ＩｎＰ層、６・・・・・・ｐ型不純物
拡散層、６・・・・・・ｐ型不純物拡散層、７・・・・
・・感光性樹脂、８・・・・・・絶縁膜、９・・・・・
・アノード、１ｏ・・・・・・カソード、１１・・・・
・・エミッタ、１２・・・・・・ベース、１３・・・・
・・コレクタ、１４・・・・・・トランジスタ領域、１
５・・・・・・レーザ領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名”ｆ
−“−イＩむゑ永１ムＰ１仄 ｚ−−−、，１工ｎｐ４ ３−ＰτムＰら４５隋 ７−瓜先秩衝肘 ”−＊！ル月裏 ９″′″−７ノーＶ ／１’−−−↑−ス １３−−−コＬ７ダ 第３図
Claims (3)
- （１）半絶縁性半導体基板上に第１の導電型の第１の層
、第２の導電型の第２の層、第１の導電型の第３の層が
順次形成された積層構造を有し、前記第３の層に選択的
に不純物が導入されてなる第２の導電型の第１の領域と
第２の領域が前記第３の層表面より前記第２の層まで延
びており、前記第２の層及び前記第３の層が選択的に除
去されて前記第１の層と前記第２の層を含めた前記第１
の領域と前記第３の層によりトランジスタ領域が形成さ
れ前記第１の層と前記第２の層を含めた前記第２の領域
により発光領域が形成されてなる光集積回路装置。 - （２）第２の層の禁制帯幅が第１の層より小さい特許請
求の範囲第１項記載の光集積回路装置。 - （３）第２の層の禁制帯幅が第３の層より小さい特許請
求の範囲第１項記載の光集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300701A JPH01143279A (ja) | 1987-11-27 | 1987-11-27 | 光集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62300701A JPH01143279A (ja) | 1987-11-27 | 1987-11-27 | 光集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143279A true JPH01143279A (ja) | 1989-06-05 |
Family
ID=17888042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62300701A Pending JPH01143279A (ja) | 1987-11-27 | 1987-11-27 | 光集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143279A (ja) |
-
1987
- 1987-11-27 JP JP62300701A patent/JPH01143279A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JPH0648743B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP3078420B2 (ja) | 半導体デバイス | |
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPH01143279A (ja) | 光集積回路装置 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH02256287A (ja) | 半導体発光装置およびその使用方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH02292830A (ja) | 半導体装置およびその製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPH06326403A (ja) | 半導体レーザ素子の製造方法 | |
| JPS6343359A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JPS59167086A (ja) | 半導体装置の製造方法 | |
| JPS6062175A (ja) | 半導体装置の製造方法 | |
| JPS60176287A (ja) | ストライプ構造二重ヘテロ接合形レ−ザの製造方法 | |
| JPS60211972A (ja) | 光集積回路 | |
| JPS63250174A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH02116185A (ja) | 光集積回路装置 | |
| JPS63143858A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS6132588A (ja) | 半導体装置 | |
| JPS59113678A (ja) | 化合物半導体素子 | |
| JPS61189666A (ja) | 接合形トランジスタおよびその製造方法 |