JPH02116185A

JPH02116185A - 光集積回路装置

Info

Publication number: JPH02116185A
Application number: JP63268092A
Authority: JP
Inventors: Soichi Kimura; 木村　壮一; Nagataka Ishiguro; 永孝石黒
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-10-26
Filing date: 1988-10-26
Publication date: 1990-04-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、光通信あるいは光情報記録再生等に利用され
る光集積回路装置に関する。

（従来の技術）電気素子と発光素子を同一基板上に集積化した、いわゆ
る光集積回路装置の開発が最近活発に行なわれている。

第８図に、従来の光集積回路装置の断面図を示す、これ
は、　Ｂ　Ｈ（Ｂｕｒｉｅｄ−）１ｓｔａｒｏｓｔｒｕ
ｃｔｕｒｅ　：以下、略してＢＨと記載する）構造のレ
ーザとＨＢＴ　（Ｈｅｔｓｒｏｊｕｎｃｔｉｏｎ−Ｂｉ
ｐｏｌａｒ−Ｔｒａｎｓｉｓｔｏｒ　：以下、略してＨ
ＢＴと記載する）とを同一基板上に集積化したものであ
る６作製方法は、まず、１回目のエピタキシャル成長を
行ない、ｎ型ＩｎＰ基板２１上にｎ型ＩｎＰ層２２とｎ
型ＩｎＧａＡｓＰ層２３とｐ型ＩｎＰ層２４とｐ型Ｉｎ
ＧａＡｓＰ層２５とを積層し、メサエッチングにより選
択的にｐ型ＩｎＧａＡｓＰ層２５からｎ型ＩｎＰ層２２
までを除去し、レーザのメサ構造を作製する０次に、２
回目のエピタキシャル成長により、ｎ型ＩｎＰ層２２上
にｐ型ＩｎＰ層２６とｎ型ＩｎＰ層２７とｐ型ＩｎＧａ
ＡｓＰ層２８とｎ型ＩｎＰ層２９とからなる埋め込み層
４１を形成し、メサを埋め込む、これにより、レーザ領
域３９ではＢＨ構造のレーザが作製される。トランジス
タ領域４０は、この埋め込み層４■を用いてｎ型ＩｎＰ
層２９とＰ型ＩｎＧａＡｓＰ層２８とを順次選択的にメ
サエッチングし、また、ｐ型不純物を選択的にｎ型Ｉｎ
Ｐ層２９とｈ型ＩｎＰ層２７とｐ型ＩｎＰ層２６とに拡
散することにより作製される。こくにおいて、ｎ型Ｉｎ
Ｐ層２９はエミッタ、ｐ型ＩｎＧａＡｓＰ層２８はベー
ス。

ｎ型ＩｎＰ層２７はコレクタであり、また、ｐ型不純物
拡散Ｍ３０はグラフトベースであり、ｐ型不純物拡散層
３１はトランジスタ間の素子間分離のための分離層であ
る。

（発明が解決しようとする課題）以上のように、従来例における光集積回路装置において
は、レーザ領域とトランジスタ領域とを作製するために
、２回のエピタキシャル成長を行なわなければならない
が、２回目のエピタキシャル成長において、昇温する際
に１回目のエピタキシャル成長で形成された層内の不純
物（Ｚｎ、　Ｔｏ等）が不安定となって、ｐｎ接合位置
が移動するという問題があった。レーザ領域３９のダブ
ルへテロ接合において、ｐｎ接合位置がヘテロ界面から
ＩｎＰ側に移動した場合、レーザの発光効率が低下して
発振しきい値が増大するという問題があった。また、２
回のエピタキシャル成長を行なわなければならないので
、その製造工程に費やす時間が長くなり、コストが増大
するという問題があった。

本発明は、以上のような問題を解決するために。

１回のエピタキシャル成長を行なうことにより、ｐｎ接
合位置が移動することがなく、レーザの発光効率の低下
および発振しきい値の増大、あるいは製造工程に費やす
時間の長期化、また、コストの増大を防ぐことができる
光集積回路装置を提供することを目的とする。

（課題を解決するための手段）本発明の光集積回路装置は２選択的にメサ５５が形成さ
れた第１の導電型の半導体基板１上に、半導体基板１と
逆導電型である第２の導電型の第１の層２と第１の導電
型の第２の層３と第２の導電型の第３の層４とがメサ５
５上を除いて選択的にエピタキシャル成長され、さらに
、第１の導電型の第４の層５と第１もしくは第２．の導
電型の第５の層６と第２の導電型の第６の層７と第２の
導電型の第７の層８とがメサ５５上も含めて半導体基板
１全面にエピタキシャル成長された構造を有し、メサ５
５上およびその周辺を残して選択的に第５の層６と第６
の層７と第７の層８とを除去して発光部１９を形成し１
発光部１９を除く領域において選択的に第４の層５と第
３の層４とを順次除去し、第２の層３と第３の層４と第
４の層５とによりトランジスタ部２０を形成し、発光部
１９とトランジスタ部２０との間の第１の層２と第２の
層コ３と第３の層４とを選択的に除去し１発光部１９と
トランジスタ部２０とを電気的に分離した構成とする。

（作　用）本発明によれば、２回のエピタキシャル成長を必要とせ
ず、１回のエピタキシャル成長により、トランジスタを
構成する各層とレーザを構成する各層とを同時に形成で
きるので、従来の２回のエピタキシャル成長が必要であ
った光集積回路装置における前記問題点を解決できるも
のである。

（実施例）本発明の一実施例を図面を用いて説明する。第１図に、
本発明の一実施例である光集積回路装置の完成断面図を
示す、以下、第２図ないし第７図により作製プロセスを
説明する。

まず、第２図に示すように、ｎ型ＩｎＰ基板１にストラ
イブ状のメサ５５を形成する。これは、ｎ型ＩｎＰ基板
１に通常の絶縁膜工程、フォトリソグラフィ工程（以下
、フォト工程と記載する）、エツチング工程により、ス
トライブ状の絶縁膜（図示せず）を幅約２μｍで選択的
に形成した後、例えばＨＣＯ：　Ｈ，ＰＯ，＝　１　：
　２の混合液により約３分間エツチングすることにより
形成できる。このとき、エツチング速度は約１．２μｙ
ａ／分であるので、メサ５５の高さは約３．６μｍとな
る。このメサ５５が形成された半導体基板１上に、エツ
チングに用いた絶縁膜を除去後、第３図に示すように７
層を、例えば液相エピタキシャル成長法により成長させ
る。

このとき、初めの３層（ｐ型ＩｎＰ層２．ｎ型ＩｎＰ層
３ｓＰ型ＩｎＧａＡｓＰ層４）はメサ５５上には成長さ
せず、あとの４層（ｎ型ＩｎＰ層５　、　ＩｎＧａＡｓ
Ｐ層６＋Ｐ型ＩｎＰ層７＋Ｐ型ＩｎＧａＡｓＰ層８）は
メサ５５上も含め半導体基板１全面に成長させる。この
成長法として、初めの３層２ないし４については２相融
液法を用いて成長させ、あとの４層５ないし８について
は過冷却法を用いて成長させることにより、１回の成長
で形成することが可能である。すなわち、幅の狭いメサ
５５が形成された半導体基板１上に液相エピタキシャル
成長を行なう場合、２相融液法ではメサ５５上には成長
しにくく、過冷却法ではメサ５５上にも成長しやすいと
いつ液相成長の特性を用いるものである。実際にメサ５
５の幅が約２μｍのとき、初めの３層２ないし４を２相
融液法によりエピタキシャル成長したが、メサ５５上に
は全く成長しないことが確認された。なお、各層の膜厚
と組成は、例えばｐ型ＩｎＰ層２（厚み〜１μｍ）、ｎ
型ＩｎＰ層３（厚み〜１．ＳｕｍＬ　ｐ型ＩｎＧａＡｓ
Ｐ層４（厚み〜０．３μｍ、禁制通帳λ、＝１．３２ｕ
ｍ）、　ｎ型ＩｎＰ層５（厚み〜０，８μｍ１）、　Ｉ
ｎＧａＡｓＰ層６（厚み〜０．１５ＪＪＩｌ、禁制帯幅
λｇ＝１．３ｕ＋ｍＬ　ｐ型ＩｎＰ層７（厚み〜２μ１
１）、ｐ型ＩｎＧａＡｓＰ層８（厚み〜Ｑ、７ｐｍ、禁
制布幅λ、＝１．ｌｐｍ）である。

液相エピタキシャル成長後、レーザ部１９を形成するた
めに１通常の絶縁膜工程とフォト工程とエツチング工程
とにより選択的にストライブ状の絶縁膜（図示せず）を
メサ５５上およびその周辺を覆うように形成し、これを
マスクとしてｐ型ＩｎＧａＡｓＰ層８とｐ型ＩｎＰ層７
とＩｎＧａＡｓＰ層６とを選択的にエツチング除去する
。ｐ型ＩｎＧａＡｓＰ層８とＩｎＧａＡｓＰ層６のエツ
チング液として硫酸系（例えば、１１□ＳＯ４：１（□
０２：Ｈ，Ｏ＝５　：　ｌ　：　１）を用い、ｐ型■口
Ｐ層７のエツチング液として塩酸系（例えば、ＨＣＱ　
：　Ｈ３Ｐ０４＝１：２）を用いれば、それぞれＩｎＰ
層、　ＩｎＧａＡｓＰ層についてはほとんどエツチング
しないので１選択的にＩｎＧａＡｓＰ層、　ＩｎＰ層だ
けを除去できる。エツチング後の素子断面構造を第４図
に示す。

次に、トランジスタ部２０を形成する工程を説明する。

まず、通常の絶縁膜工程とフォト工程とエツチング工程
とにより選択的に絶縁膜（図示せず）を形成し、これを
マスクとして第５図に示すようにｎ型ＩｎＰ層５を選択
的にエツチング除去し、エミツタ層５１を形成する。こ
のとき、レーザ部１９は、絶縁膜（図示せず）で覆われ
ているのでエツチングされない、また、エツチング液と
して塩酸系を用いれば、ｐ型ＩｎＧａＡｓＰ層４上でエ
ツチングが止まるので、容易にｎ型ＩｎＰ層５のみを除
去できる１次に、同様の工程により選択的に絶縁膜（図
示せず）を形成し、これをマスクとして第６図に示すよ
うにｐ型ＩｎＧａＡｓＰ層４を選択的にエツチング除去
し、ベース層５２を形成する。レーザ部１９は、絶縁膜
（図示せず）により覆われているのでエツチングされな
い、このとき、エツチング液として硫酸系を用いれば、
ｎ型ＩｎＰ層３上でエツチングが止まるので、容易にｐ
型ＩｎＧａＡｓＰ層４のみを除去できる。

さらに、レーザ部１９とトランジスタ部２０とを電気的
に分離するために、ｐ型ＩｎＧａＡｓＰ層４とｎ型Ｉｎ
Ｐ層３とｐ型ＩｎＰ層２とを選択的にエツチング除去し
、溝５６を形成する。これも同様の工程により絶縁膜（
図示せず）を選択的に形成し、これをマスクとして硫酸
系、塩酸系のエツチング液によりｐ型ＩｎＧａＡｓＰ層
４とｎ型ＩｎＰ層３とｐ型ＩｎＰ層２とを順にエツチン
グ除去し、溝５６を形成する。このとき、エツチング深
さがｎ型ＩｎＰ基板１まで届いても何ら問題ない、エツ
チング後、溝を埋め込むために感光性樹脂を塗布し、フ
ォト工程により溝５６のみに感光性樹脂１３を残す、こ
のときの断面構造を第７図に示す、この溝５６は、レー
ザ部１９とトランジスタ部２０とを電気的に分離すると
同時に、トランジスタ部２０においてトランジスタを複
数個形成する場合における各トランジスタの分離の役目
も果たす、トランジスタ部２０におけるｎ型ＩｎＰ層３
およびｐ型ＩｎＰ層２は、それぞれトランジスタのコレ
クタ層５３および分離層５４となる６電極は通常の絶縁
膜工程により絶縁膜９を形成し、通常のフォト工程と蒸
着工程とりフトオフ工程とにより各層に形成する。電極
蒸着は１例えばｐ側電極ＩＯにＡｕ／Ｚｎ、　ｎ側電極
１１にＡｕ／Ｓｎを用い、電子ビーム蒸着により行なう
６最後に、半導体基板１の裏面を研磨後、半導体基板ｌ
の裏面にｎ型１１１Ｍ１２（例えば、Ａｕ／Ｓｎ）を蒸
着し、第１図に示す素子が完成する。トランジスタ部２
０に複数個のトランジスタを形成する場合は、最後に配
線工程を行ない。

例えばＴｉ／Ａｕ等を蒸着して、リフトオフ工程により
各素子間の配線を行なう。

なお、本実施例ではＩｎＰ系について述べたが、他の化
合物半導体材料を用いても同様に形成できる。また、発
光部ではレーザを例にとったが、ＬＥＤについても適用
することができる。

（発明の効果）本発明によれば、レーザ部１９では、ＩｎＧａＡｓＰ層
６が活性層であり、ｐ型ＩｎＰ層７とｎ型ＩｎＰ層５と
によりダブルへテロ接合となっている。そして、メサ５
５の両側には、ｐ型ＩｎＧａＡｓＰ層４とｎ型ＩｎＰ層
３とｐ型ＩｎＰ層２とが形成されており、ｐｎｐｎのサ
イリスタとなっている。このため、レーザ部１９のアノ
ード１４とカソード１５とに電圧を印加しても、この領
域には電流が流れず、メサ５５に集中して電流が流れる
。

したがって、メサ５５上のＩｎＧａＡｓＰ層６に効率よ
く電流が注入される。また、ｐ型ＩｎＧａＡｓＰ層４の
禁制帯幅はＩｎＧａＡｓＰ層６の禁制帯幅より小さいの
で、活性層で発光する光をＰ型ＩｎＧａＡｓＰ層４が吸
収する。よって、発光もメサ５５上の領域に限定される
ことになり、横方向の光の閉じ込めが行なわれる。この
ように、レーザ部１９では横方向においても電流と光の
閉じ込めがなされるため、低しきい値でレーザ発振が可
能となる。

本発明によれば、トランジスタ部２０では、ｐ型ＩｎＧ
ａＡｓＰ層４がベース層、ｎ型ＩｎＰ層５とｎ型ＩｎＰ
層３とがそれぞれエミツタ層とコレクタ層となっている
ので、ベースの禁制帯幅がエミッタより小さく、ＨＢＴ
を構成している。したがって、ワイドノ５ンドギャップ
エミッタ効果によりベース濃度を高くしても、大きな電
流増幅率を得ることができる。

本発明によれば、１回のエピタキシャル成長により、低
しきい値のレーザとＨＢＴとを同一半導体基板上に同時
に形成することができるものである。すなわち、従来の
光集積回路装置では、２回のエピタキシャル成長により
作製していたために。

ｐｎ接合位置が移動することによる発振しきい値の増大
、工程時間の長期化、コストの増大等の問題点が生じて
いたが、本発明では前記問題を除去することができた。

【図面の簡単な説明】

第１図は本発明による一実施例の素子断面図、第２図な
いし第７図は本発明の実施例の作製プロセスを説明する
断面図、第８図は従来例の光集積回路装置の断面図であ
る。１−ｎ型ＩｎＰ基板、　　２−ｐ型ＩｎＰ層、３−　ｎ
型ＩｎＰ層、　　４−ｐ型ＩｎＧａＡｓＰ層、５−＝　
ｎ型ＩｎＰ層、　　６−　ＩｎＧａＡｓＰ層、　　７・
・・ｐ型ＩｎＰ層、　　　ａ”’ｐ型ＩｎＧａＡｓＰ層
、　　９・・・絶縁膜、１０・・・ｐ側電極、　１１．
１２・・・ｎ側電極、　１３・・・感光性樹脂、　１４
・・・アノード、１５・・・カソード、　１６・・・エ
ミッタ、１７・・・ベース、１８・・・コレクタ、　１
９・・・レーザ部、２０・・・トランジスタ部。特許出願人　松下電器産業株式会社第図第図第乙図宕へ図

Claims

【特許請求の範囲】

（１）選択的にメサ５５が形成された第１の導電型の半
導体基板１上に、前記半導体基板１と逆導電型である第
２の導電型の第１の層２と第１の導電型の第２の層３と
第２の導電型の第３の層４とが前記メサ５５上を除いて
選択的にエピタキシャル成長され、さらに、第１の導電
型の第４の層５と第１もしくは第２の導電型の第５の層
６と第２の導電型の第６の層７と第２の導電型の第７の
層８とが前記メサ５５上も含めて半導体基板１全面にエ
ピタキシャル成長された構造を有し、前記メサ５５上お
よびその周辺を残して選択的に前記第５の層６と前記第
６の層７と前記第７の層８とを除去してレーザ部（発光
部）１９を形成し、前記発光部１９を除いた領域におい
て選択的に前記第４の層５と前記第３の層４とを順次除
去し、前記第２の層３と前記第３の層４と前記第４の層
５とによりトランジスタ部２０を形成し、前記発光部１
９と前記トランジスタ部２０との間の前記第１の層２と
前記第２の層３と前記第３の層４とを選択的に除去し、
前記発光部１９と前記トランジスタ部２０とを電気的に
分離してなることを特徴とする光集積回路装置。
（２）第３層４の禁制帯幅が第５層６より小さいことを
特徴とする請求項（１）記載の光集積回路装置。
（３）第５層６の禁制帯幅が第４層５および第６層７よ
り小さいことを特徴とする請求項（１）記載の光集積回
路装置。
（４）第７層８の禁制帯幅が第６層７より小さいことを
特徴とする請求項（１）記載の光集積回路装置。