JPH01143394A - リード付セラミックパッケージ - Google Patents

リード付セラミックパッケージ

Info

Publication number
JPH01143394A
JPH01143394A JP29989387A JP29989387A JPH01143394A JP H01143394 A JPH01143394 A JP H01143394A JP 29989387 A JP29989387 A JP 29989387A JP 29989387 A JP29989387 A JP 29989387A JP H01143394 A JPH01143394 A JP H01143394A
Authority
JP
Japan
Prior art keywords
ceramic
layer
holes
package
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29989387A
Other languages
English (en)
Inventor
Takeshi Suzuki
剛 鈴木
Yukio Horikawa
幸男 堀川
Toshiki Goto
後藤 利樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP29989387A priority Critical patent/JPH01143394A/ja
Publication of JPH01143394A publication Critical patent/JPH01143394A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はビアホールを介して各配線パターン間の導通を
とるリード付セラミックパッケージに関するものである
(従来の技術) 従来、ビアホールを介して各配線パターン間の導通をと
るリード付セラミックパッケージの作成法としては、厚
膜法、薄膜法、めっき法等が知られている。
第4図(a) にその製造工程を示す厚膜法は、工程が
簡単となる特徴がある。第4図(b) にその製造工程
を示す薄膜法および第4図(C)にその製造工程を示す
めっき法においては、配線パターン幅を細くすることが
でき高密度配線を達成できる特徴がある。
(発明が解決しようとする問題点) しかしながら、上述した厚膜法においては、基板表面の
配線パターン幅は、100 μmが安定した品質として
形成される限界であり、高密度配線には不向きである欠
点があった。
また、薄膜法においては、スパッタリング又は蒸着法で
行う場合は基板表面の凹凸、粗さ、欠陥に敏感であり、
歩留まりが下がる欠点があった。
さらに、装置コスト、製造コストが高くなる欠点もあっ
た。
さらにまた、めっき法でビアホールに導体ペーストを用
いる場合では、アルカリ金属化合物で工ツチングする際
、ビアホール内の導体物質がエツチング剤に露出してい
るため、ここから腐食して導通不良を起こす欠点があっ
た。また、予じめ孔の開いた基板をエツチングした後、
導体ペーストを埋めて焼成すると、ペーストのみが焼成
収縮して空孔ができる欠点もあった。
さらに、めっき法でビアホールにめっき層を施す場合で
は、ビアホールが高密度化するに従い小径化するためビ
アホールをめっきで導通をとるためには無電解めっきを
行う必要があるが、このとき孔径が小さいと孔中に空気
が残り、めっきが完全につかずボイド不良となり、導通
がとれなくなる事故が発生し易くなる欠点があった。
本発明の目的は上述した不具合を解消して、ビアホール
の信頼性が高いとともに、電極パターンを形成するめっ
き層とセラミック基板との密着性が良好なリード付セラ
ミックパッケージを提供しようとするものである。
(問題点を解決するための手段) 本発明のリード付セラミックパッケージは、アンカー効
果を有する孔を形成した表層セラミック上に、配線層を
なす無電解めっき層を設けたセラミック基板表面と、裏
面およびピンとの間をビアホールを介して、導通させる
ことを特徴とするものである。
(作 用) 上述した構成において、セラミック基板上に形成したア
ンカー効果を有する孔からなる表層セラミックの作用に
より、その上に設ける配線層をなす無電解めっき層とセ
ラミック基板との密着性の良好なリード付セラミックパ
ッケージを得ることができる。
また、ビアホールを印刷により形成すると、めっきで形
成したビアホールによりもボイド発生が少なく信頼性が
高いため好ましい。
(実施例) 本発明によるリード付セラミックパッケージ及びその製
造方法の具体的実施例につき、セラミックパッケージを
示す第1図及びその製造方法のフローチャートを示す第
2図を参照しつつ説明する。
まず、基本モデルについて第1図によって説明する。
第1図はセラミック基板が、上層1、内層2、下層3の
3層からなる場合を説明するが、内層は1層に限定され
るものではなく、2層以上の複数であってもよい。
まず内層2は、原料のセラミック材料及び結晶結合材の
一例であるガラス成分のフラックス、さらには適宜有機
バインダー、可塑剤、有機溶剤を加えて混合して形成さ
れたグリーンシートで、所定の位置に、孔4を開けると
同時に加工寸法に打ち抜かれたものである。孔4内には
、W、Mo。
Cu、  Ag、  Ag−Pd等のペーストを充填し
、更にグリーンシートの上にW、 Mo、  Cu、 
 Ag。
Ag−Pd等のペース)5aを印刷し、回路を形成する
次に下層3は、原料のセラミック材料及び結晶結合材の
一例であるガラス成分のフラックス、さらには適宜有機
バインダー、可塑剤、有機溶剤を加えて混合して形成さ
れたグリーンシートで、所定の位置に、孔4を開けると
同時に加工寸法に打ち抜かれたものである。孔4内には
、W、Mo。
Cu、Ag、  Ag−Pd等のペーストを充填し、さ
らにグリーンシートの上に、W、Mo、Cu、Ag。
Ag−Pd等のペース)5b及び5Cを印刷し回路を形
成する。 − 最後に上層1は、原料のセラミック材料及び結晶結合材
の一例であるガラス成分のフラックス、さらには、適宜
有機バインダー、可塑剤、有機溶剤を加えて混合して形
成されたグリーンシートの表面には、粒状のセラミック
を印刷又はロールコータ−、スプレー等の方法で塗布し
、表層セラミック6を形成し、所定の位置に、孔4を開
けると同時に加工方法に打ち抜かれたものである。
上層1、内層2、下層3はプレス機などにより加圧積層
し、焼成すればパッケージ基板7が形成される。
パッケージ基板7には、無電解めっき、必要に応じてさ
らに電気めっきを施したのち、印刷法またはフォトリソ
グラフィの方法により、下層1、表面に回路8が形成さ
れる。下層3にはロー付けなどの方法によりピン10が
取り付けられる。
第3図(a)〜(d)  は本発明の表層セラミックの
形成法を説明する図である。
原料のセラミック材料及び結晶結合材の一例であるガラ
ス成分のフラクッス、さらには、適宜有機バインダー、
可塑剤、有機溶剤を加えて混合して形成されるグリーン
シート上に、粒状のセラミック材料9を第3図(a)に
示されるように配して表層セラミック6を設けることに
より重層構造を形成する。次に、前記グリーンシートを
焼結すれば、このグリーンシート内の前記結晶結合剤の
ガラス成分がしみだし、前記粒状セラミック材料等の表
面を第3図(b)  に示されるように濡らして、その
ガラス成分による結合層12を形成する。そして、焼結
後には、この結合層12を介して粒状セラミック材料の
下端部の端部側が焼結により緻密化され前記クリーンシ
ートに強固に結合される。こうして、これら粒状セラミ
ック材料により粒状突起部が形成され、この粒状突起部
の粒状突起間には上側である表面側から見て奥側に向か
って先広がりの形状となる間隙13が形成される。この
間隙13に、第3図(C)  に示されるように、施さ
れる無電解めっき層15の一部が侵入固化されて強固な
アンカー効果が発揮される。
前記粒状セラミック材料9を含むセラミック材料は、ア
ルミナ、ベリリア、窒化珪素、ジルコニア、ムライト等
がある。また、前記結晶結合剤としては、前記ガラス成
分の他に、主成分セラミックスより融点の低い材料や、
拡散係数の大きな材料等がある。要するに、結晶結合剤
が主成分のセラミック材料の焼結の助剤となる構造のセ
ラミックを形成するに用いられるセラミック材料および
結晶結合剤であれば良い。この理由は、結晶結合剤は焼
成時の移行が大きく、濃度勾配で拡散し、エネルギーレ
ベルの低い粒界等の表面へ移行する性質があり、これが
前記粒状セラミックの表面を濡らす結果となるためであ
る。
前記基本的モデルを説明するに際しては、前記結晶結合
剤を含まない1層に配列される前記粒状セラミック材料
9による表層セラミック6としたが、この表層セラミッ
ク6に前記結晶結合剤が含まれても良く、また前記粒状
セラミック材19が2層、3層等になっても良い。なお
、この2層の場合の前記第3図(b) に対応する図面
を示せば第3図(fi)のようになり、同一番号は同一
内容を示している。
次に、前述されたような粒状突起が形成される場合の条
件について詳述する。
1) 前記グリーンシート11中に含まれる結晶結合剤
に相当する成分およびセラミック材料中に含まれる結晶
結合剤に相当する成分の総量が、全く含まれない場合を
含んで前記表層セラミック6のそれらの総量より多い必
要がある。
この理由は、グリーンシート11上に形成した表層セラ
ミック6の少なくとも最上層粒子が、結晶結合剤でうめ
られず、そこに粒状突起が形成されるためである。
2) 前記グリーンシート11が焼結により緻密化し、
緻密体に結合する温度で焼結する必要がある。
この理由は、前記表層セラミック6が焼成される温度で
焼結すれば、前記グリーンシート11は緻密に焼結せず
に脆い状態になるためである。
3) 前記粒状セラミック材料の形状は、球状、若しく
は、楕円形状のような球状に近いものである必要がある
この理由は、表面側から見て奥側に向かって先広がりと
なる間隙13を形成するためである。
前記粒状セラミック材料による粒状の間隙13は、この
粒状セラミック材料間に所望間隙を形成する大きさを有
するグラファイト、カーボン粒子等の酸化燃焼可能な間
隙形成材によって制御可能である。
次に、グリーンシート11と表層セラミック6との重層
構造を形成するには以下の■〜■の手段のうち最適のも
のを選択して使用している。
■ 粒状セラミック材料に、有機バインダー、有機溶剤
、可塑剤、間隙形成材等を混合して2000cpsの粘
度に調整したペースト状のスラリーをリバースコータ一
方式により帯板状の前記グリ−ンシート11の両面に展
着させる手段。
■ ■と同様に粒状セラミック材料に、有機バインダー
、有機溶剤、可塑剤、間隙形成材等を混合して、はぼ2
00C1]Sの粘度に調整したスラリーをスペレー塗装
法により前記グリーンシート11の片面若しくは両面に
塗布する手段。
■ 転写紙に予め塗布等されたスラリーを、前記グリー
ンシート11の片面若しくは両面に転写する手段。
■ グリーンシート11の片面若しくは両面にスラリー
をスクリーン印刷によって印刷する手段。
なお、前述のような手段等によって重層構造になったも
のは、この゛重層構造のものを多段に積み重ねて同時に
焼成しても互いに溶着するようなことはない。
この理由は、表層部のセラミック質の純度が高いため、
焼成中に溶着しないためである。
次に、実際の例について説明する。
実施例1 平均粒子径2μmの低ソーダ量のアルミナ粉末90重量
%と、MgO,Cab、 5in2粉末10重量%と有
機バインダーであるブチラール樹脂と可塑材DOPと有
機溶剤トルエンとブタノールをアルミナ製ボールミルで
混合し、粘度約5000cpsのスラリーに調整した。
このスラリーをテープ成形機でグリーンテープとした。
グリーンテープに所定の孔をプレス機で打ち抜き、平均
粒子径1μmのダンゲステン粉末を用いたペーストで孔
を充填した後、所定の導体配線を同じ粒径のタングステ
ン粉末を用いたペーストでスクリーン印刷した。最上層
のグリーンテープは平均粒径1μmのMg050重量%
と平均粒子径2.0μmのアルミナ粉末50重量%の粉
末を用いたペーストを粘度200cpsに調整後、表層
セラミックとしてスプレー法により塗布し、乾燥した後
所定の孔を同様に打ち抜き、導体ペーストの充填を行っ
た。所定の配線がなされたテープを温度150℃、圧力
20kg/cm’で積層し一体とした後所定の寸法に切
断し、約1600℃の水素雰囲気で焼成した。焼成基体
にN1無電解めっき1μmを前面につけた後、フォトレ
ジストを全面に塗布し、表面に回路パターン形成し、第
二塩化鉄水溶液でエンチングを行い、50μmの線幅の
配線を形成した。また、同工程で、裏面にはリードピン
取り付は用の1.8肛φのパッドを形成した。このパッ
ド上に共晶銀ろう(Ag−Cu)でコバールのピンを約
850℃の水素雰囲気で金具づけした。
ピンの組立後ニッケル無電解めっきを2μmつけた後シ
アン化金の無電解めっきを2μmつけ、プラグインパッ
ケージとした。
パッケージ表面のパターンは、スコッチテープによる密
着度テストによる剥離は起こさなかった。
また、パッケージ裏面に取り付けられたピン引張強度は
3.Okgであった。
実施例2 平均粒径4μmのカオリンと平均粒径2μmのシリカを
実施例1のバインダー、可塑剤、溶剤と混合し、スラリ
ー調整した後、所定のグリーンシートとした。
実施例1と同様の打ち抜き、平均粒径1.5 μmのモ
リブデン粉末と平均粒径2μmのマンガン粉末を用いた
ペーストで孔充填、導体配線を印刷した。最上層のグリ
ーンテープは平均粒径0.4μmのジルコニア粉末10
0重量%を用いたペーストを表層セラミックとしてリバ
ースコーター法で塗布した。乾燥後、実施例1と同様に
打ち抜き孔充填を行った。
所定の配線がなされたテープを温度150℃、圧力40
 kg/cm2で積層し、一体とした後、所定の寸法に
切断し、約1350℃の水素雰囲気で焼成した。焼成素
体に無電解銅めっき1μmを全面につけた後、更に硫酸
銅の電気めっき10μmをつけ、ニッケルの電気めっき
を2μmつけ実施例1と同様なフォトレジスト・エツチ
ングを行い所定の導体を残した。この基板に実施例1と
同じろう付ニッケル・金めつきを行い、プラグインパッ
ケージを作った。
パッケージ表面のパターンは、スコッチテープによる密
着度テストによる剥離は起こさなかった。
また、パッケージ裏面に取り付けられたピン引張強度は
3.5kgであった。
本発明は上述した実施例にのみ限定されるものではなく
、幾多の変形、変更が可能である。例えば、表層セラミ
ック6は、上層1の表面に施す場合を説明したが、上層
1と下層30両方の表面に施すこともできる。さらに、
表層セラミック6は、クリーンシート上に塗布されて後
、所定の位置に孔4を開けると同時に加工寸法に打ち抜
かれる場合を説明したが、グリーンシートが所定の位置
に孔4を開けると同時に加工寸法に打ち抜かれた後に表
面層セラミック6が塗布されてもよい。また、上層1、
内層2、下層3の3層が積層された後に表層セラミック
6が塗布されて焼成されてもよい。
(発明の効果) 以上詳細に説明したところから明らかなように、本発明
のリード付セラミックパッケージによれば、アンカー効
果を有する表層セラミックを設けることにより、配線層
をなす無電解めっき層とセラミック基板とが強固に接着
し、電極パターンを形成するため、めっき層とセラミッ
ク基板との密着性の良好なリード付セラミックパッケー
ジを得ることができる。
また、好適な実施例では、表層セラミックをセラミック
基板と同時に焼成できるため、工程が簡単になるととも
に、ビアホールを印刷により形成しているため、めっき
で形成したスルーホールよりも信頼性を高くすることが
できる。
【図面の簡単な説明】
第1図は本発明のリード付セラミックパッケージの一実
施例を示す図、 第2図は本発明のリード付セラミックパッケージの製造
工程のフローチャート、 第3図(a)〜(d) はそれぞれ表層セラミックの製
造工程を示す図、 第4図(a)〜(C)はそれぞれ従来のリード付セラミ
ックパッケージの製造工程を示したフローチャートであ
る。 1・・・上層       2・・・内層3・・・下層
       4・・・孔5a、 5b、 5cm・・
ペースト 6・・・表層セラミック 7・・・パッケージ基板 計・・回路       9・・・粒状セラミック材料
10・・・ピン       11・・・グリーンシー
ト12・・・結合層      13・・・間隙15・
・・無電解めっき層

Claims (2)

    【特許請求の範囲】
  1. 1.アンカー効果を有する孔を形成した表層セラミック
    上に、配線層をなす無電解めっき層を設けたセラミック
    基板表面と、裏面およびピンとの間をビアホールを介し
    て導通させることを特徴とするリード付セラミックパッ
    ケージ。
  2. 2.前記表層セラミックとビアホール内の導体ペースト
    とを同時に焼成する特許請求の範囲第1項記載のリード
    付セラミックパッケージ。
JP29989387A 1987-11-30 1987-11-30 リード付セラミックパッケージ Pending JPH01143394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29989387A JPH01143394A (ja) 1987-11-30 1987-11-30 リード付セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29989387A JPH01143394A (ja) 1987-11-30 1987-11-30 リード付セラミックパッケージ

Publications (1)

Publication Number Publication Date
JPH01143394A true JPH01143394A (ja) 1989-06-05

Family

ID=17878206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29989387A Pending JPH01143394A (ja) 1987-11-30 1987-11-30 リード付セラミックパッケージ

Country Status (1)

Country Link
JP (1) JPH01143394A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154187A (ja) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp スルーホール配線板の構造及びその製造方法
JP2006294692A (ja) * 2005-04-06 2006-10-26 Nec Electronics Corp 半導体装置およびその製造方法
JP2013143471A (ja) * 2012-01-11 2013-07-22 Murata Mfg Co Ltd 電子部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154187A (ja) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp スルーホール配線板の構造及びその製造方法
JP2006294692A (ja) * 2005-04-06 2006-10-26 Nec Electronics Corp 半導体装置およびその製造方法
US7927999B2 (en) 2005-04-06 2011-04-19 Renesas Electronics Corporation Method of forming metal interconnect layers for flip chip device
US8035231B2 (en) 2005-04-06 2011-10-11 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2013143471A (ja) * 2012-01-11 2013-07-22 Murata Mfg Co Ltd 電子部品

Similar Documents

Publication Publication Date Title
US4712161A (en) Hybrid and multi-layer circuitry
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
US4919731A (en) Brazing paste
US7888789B2 (en) Transfer material used for producing a wiring substrate
US4696851A (en) Hybrid and multi-layer circuitry
US5039552A (en) Method of making thick film gold conductor
US3723176A (en) Alumina palladium composite
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JP3347578B2 (ja) 配線基板
JPH01143394A (ja) リード付セラミックパッケージ
JPH09221375A (ja) セラミックス基板及びその製造方法
US4959255A (en) Ceramic substrates and method of manufacturing the same
JPH03112191A (ja) セラミック配線基板およびその製造方法
EP0193907A2 (en) Hybrid and multi-layer circuitry
JP2997362B2 (ja) 配線基板
JP3167796B2 (ja) セラミックス回路基板
JP2000114724A (ja) 多層配線基板
JP2001077511A (ja) セラミック基板の製造方法
JP3792271B2 (ja) 低温焼成回路基板
JPH09199857A (ja) 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート
JP4613862B2 (ja) セラミック電子部品の製造方法
JP2004042303A (ja) セラミック多層積層体の製造方法
JP2742627B2 (ja) メタライズ金属層を有するセラミック体
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH01278448A (ja) セラミック基体