JPH09199857A - 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート - Google Patents
回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシートInfo
- Publication number
- JPH09199857A JPH09199857A JP8006315A JP631596A JPH09199857A JP H09199857 A JPH09199857 A JP H09199857A JP 8006315 A JP8006315 A JP 8006315A JP 631596 A JP631596 A JP 631596A JP H09199857 A JPH09199857 A JP H09199857A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- circuit board
- copper
- green sheet
- powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Glass Compositions (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】基材のガラスセラミックとの良好な接着性を銅
導体へ微量の添加剤で達成するガラスセラミック多層配
線基板及びその製造方法、さらに基板の原料である銅ペ
ースト組成物、ガラスセラミックグリーンシート、ガラ
スセラミック多層配線基板及び基板からなる半導体実装
装置を提供する。 【解決手段】銅を主成分とする導体部と銅の融点以下の
温度で焼結可能なガラスを成分とする絶縁部からなるガ
ラスセラミック多層配線基板において、導体層の焼結完
了温度を基板ガラス成分の軟化流動開始温度より高温と
するために、耐火物または高融点ガラスの微粉末を添加
する。
導体へ微量の添加剤で達成するガラスセラミック多層配
線基板及びその製造方法、さらに基板の原料である銅ペ
ースト組成物、ガラスセラミックグリーンシート、ガラ
スセラミック多層配線基板及び基板からなる半導体実装
装置を提供する。 【解決手段】銅を主成分とする導体部と銅の融点以下の
温度で焼結可能なガラスを成分とする絶縁部からなるガ
ラスセラミック多層配線基板において、導体層の焼結完
了温度を基板ガラス成分の軟化流動開始温度より高温と
するために、耐火物または高融点ガラスの微粉末を添加
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体部品を取り
付けたり、電気入出力のためのピンを取り付けて機能モ
ジュールを構成するのに好敵な多層回路基板およびその
製造方法に関する。
付けたり、電気入出力のためのピンを取り付けて機能モ
ジュールを構成するのに好敵な多層回路基板およびその
製造方法に関する。
【０００２】
【従来の技術】ガラスセラミック多層配線基板は電気抵
抗の低い銅導体と銅の融点以下の温度で焼結可能なガラ
スを主成分とするセラミック絶縁部からなる。基板表面
にはＬＳＩ等の機能性素子をはんだで接合するための導
体パッドを持ち、内部には配線層、電源層等を持つ。ま
た裏面には、他の電子部品の端子（あるいは他の電子部
品を接続するための入出力用ピン）が接合される。銅と
ガラスセラミックの接着は一般的には弱い。そのため接
合（接着）性について様々な検討がなされてきた。また
接合性を改善するため技術も提案されてきた。例えば
「住友金属」vol．４５−２（１９９３）、ｐ３０〜ｐ
３９にはアンカ接合を強化するために、軟化温度の低い
ガラスフリットを添加する方法が示されている。
抗の低い銅導体と銅の融点以下の温度で焼結可能なガラ
スを主成分とするセラミック絶縁部からなる。基板表面
にはＬＳＩ等の機能性素子をはんだで接合するための導
体パッドを持ち、内部には配線層、電源層等を持つ。ま
た裏面には、他の電子部品の端子（あるいは他の電子部
品を接続するための入出力用ピン）が接合される。銅と
ガラスセラミックの接着は一般的には弱い。そのため接
合（接着）性について様々な検討がなされてきた。また
接合性を改善するため技術も提案されてきた。例えば
「住友金属」vol．４５−２（１９９３）、ｐ３０〜ｐ
３９にはアンカ接合を強化するために、軟化温度の低い
ガラスフリットを添加する方法が示されている。
【０００３】
【発明が解決しようとする課題】しかし最初の従来技術
は銅導体とガラスセラミックスの場合には、全く効果が
見られず、銅導体とガラスセラミックスの接着性に問題
があった。これは、ガラスセラミック中のガラス成分の
軟化流動が開始する温度以下で銅導体が緻密化し、平面
的な界面が形成されたためである。さらに２番目の従来
技術は、焼結したガラスフリットが流動してガラスセラ
ミックと一体化するアンカ接合により銅導体とガラスセ
ラミックの接着強度は高いが、アンカとならないガラス
成分が銅導体中に分散し、導電性が低下する等銅特有の
優れた電気的特性が損なわれるという懸念があった。本
発明はガラスセラミックスとの接合性（接着性）が良好
で、かつ電気特性も純銅に極めて近く、良好な銅導体層
を有する回路基板及びその製造方法を提供することを目
的とする。またこのような回路基板の材料となるペース
ト組成物、グリーンシートを提供することを目的とす
る。さらにこのような回路基板とこれに搭載された電子
デバイスとを含んで構成される電子デバイス実装体を提
供することを目的とする。
は銅導体とガラスセラミックスの場合には、全く効果が
見られず、銅導体とガラスセラミックスの接着性に問題
があった。これは、ガラスセラミック中のガラス成分の
軟化流動が開始する温度以下で銅導体が緻密化し、平面
的な界面が形成されたためである。さらに２番目の従来
技術は、焼結したガラスフリットが流動してガラスセラ
ミックと一体化するアンカ接合により銅導体とガラスセ
ラミックの接着強度は高いが、アンカとならないガラス
成分が銅導体中に分散し、導電性が低下する等銅特有の
優れた電気的特性が損なわれるという懸念があった。本
発明はガラスセラミックスとの接合性（接着性）が良好
で、かつ電気特性も純銅に極めて近く、良好な銅導体層
を有する回路基板及びその製造方法を提供することを目
的とする。またこのような回路基板の材料となるペース
ト組成物、グリーンシートを提供することを目的とす
る。さらにこのような回路基板とこれに搭載された電子
デバイスとを含んで構成される電子デバイス実装体を提
供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、その第１の態様は、銅を主成分とする
導体部と銅の融点以下の温度で焼結可能なガラスを主成
分とする絶縁部からなるガラスセラミック多層回路基板
において、銅導体の焼結完了が該ガラスの軟化流動温度
より高く、かつ前記ガラスセラミックスの焼結完了温度
以下であることを特徴とする回路基板が提供される。
達成するために、その第１の態様は、銅を主成分とする
導体部と銅の融点以下の温度で焼結可能なガラスを主成
分とする絶縁部からなるガラスセラミック多層回路基板
において、銅導体の焼結完了が該ガラスの軟化流動温度
より高く、かつ前記ガラスセラミックスの焼結完了温度
以下であることを特徴とする回路基板が提供される。
【０００５】本発明の第２の態様は、銅粉末の費表面積
の０〜５０％に相当する投影面積を有する耐火物または
高融点ガラス粉末を含有した導体部を含んで構成される
ことを特徴とする回路基板が提供される。
の０〜５０％に相当する投影面積を有する耐火物または
高融点ガラス粉末を含有した導体部を含んで構成される
ことを特徴とする回路基板が提供される。
【０００６】本発明の第３の態様は、０．５μｍ以下の
耐火物または高融点ガラス粉末を銅粉末に対し５体積％
以下含有した導体部を含んで構成されることを特徴とす
る回路基板が提供される。
耐火物または高融点ガラス粉末を銅粉末に対し５体積％
以下含有した導体部を含んで構成されることを特徴とす
る回路基板が提供される。
【０００７】上記耐火物または高融点ガラス粉末はシリ
カ、アルミナ、ムライト、高シリカガラス、アルミノシ
リケートからなる群から選ばれた少なくとも１種を含ん
だものであることが好ましい。
カ、アルミナ、ムライト、高シリカガラス、アルミノシ
リケートからなる群から選ばれた少なくとも１種を含ん
だものであることが好ましい。
【０００８】本発明の第４の態様は、上述した回路基板
と、前記基板に搭載された半導体素子とを含んで構成さ
れる電子デバイス実装体が提供される。
と、前記基板に搭載された半導体素子とを含んで構成さ
れる電子デバイス実装体が提供される。
【０００９】本発明の第５の態様は、０．５μｍ以下の
上述した、耐火物または高融点ガラス粉末を銅粉末に対
し５体積％以下と溶剤、バインダ、その他助剤からなる
ペースト組成物が提供される。
上述した、耐火物または高融点ガラス粉末を銅粉末に対
し５体積％以下と溶剤、バインダ、その他助剤からなる
ペースト組成物が提供される。
【００１０】本発明の第６の態様は、ガラスセラミック
粉末とバインダ、溶剤、その他の助剤からなるグリーン
シートを製造し、グリーンシートに所用の穴をあけた
後、上述したペースト組成物を穴埋め印刷及びパターン
印刷したグリーンシートが提供される。
粉末とバインダ、溶剤、その他の助剤からなるグリーン
シートを製造し、グリーンシートに所用の穴をあけた
後、上述したペースト組成物を穴埋め印刷及びパターン
印刷したグリーンシートが提供される。
【００１１】本発明は、上記の目的を達成するために、
銅を主成分とする導体部と銅の融点以下で焼結が可能な
ガラスを主成分とする絶縁部からなるガラスセラミック
多層回路基板において、基板ガラス成分が軟化流動が開
始する温度まで銅導体の焼結を完了させず、未焼結の銅
導体の間隙に基板ガラス成分が流れ込み、銅導体とガラ
スセラミック界面をアンカ接合させるものである。
銅を主成分とする導体部と銅の融点以下で焼結が可能な
ガラスを主成分とする絶縁部からなるガラスセラミック
多層回路基板において、基板ガラス成分が軟化流動が開
始する温度まで銅導体の焼結を完了させず、未焼結の銅
導体の間隙に基板ガラス成分が流れ込み、銅導体とガラ
スセラミック界面をアンカ接合させるものである。
【００１２】上記プロセスを達成する方法として、ガラ
スセラミック回路基板の焼結温度で軟化、焼結、または
変形を起こしえない耐火物または高融点ガラス粉末の微
粒子で、導体原料粉末の表面を被覆し、銅粒子間の接触
を抑制し、銅導体の焼結完了温度を高温化したものであ
る。また上記導体は耐火物または高融点ガラスに比べ銅
の熱膨張が大きいため、導体原料粉末の表面の耐火物ま
たは高融点ガラス微粉末による被覆の割合が低下するこ
とにより、基板ガラスセラミックスの焼結温度以下で焼
結が完了するため、導体として良好な電気特性を損うこ
とがない。耐火物または高融点ガラス粉末は少量で効果
が得られるように平均粒径が０．５μｍ以下の微粉末が
望ましい。添加量は基板ガラスセラミックの焼結温度以
下で、銅導体の焼結が完了するように５体積％以下が好
ましい。
スセラミック回路基板の焼結温度で軟化、焼結、または
変形を起こしえない耐火物または高融点ガラス粉末の微
粒子で、導体原料粉末の表面を被覆し、銅粒子間の接触
を抑制し、銅導体の焼結完了温度を高温化したものであ
る。また上記導体は耐火物または高融点ガラスに比べ銅
の熱膨張が大きいため、導体原料粉末の表面の耐火物ま
たは高融点ガラス微粉末による被覆の割合が低下するこ
とにより、基板ガラスセラミックスの焼結温度以下で焼
結が完了するため、導体として良好な電気特性を損うこ
とがない。耐火物または高融点ガラス粉末は少量で効果
が得られるように平均粒径が０．５μｍ以下の微粉末が
望ましい。添加量は基板ガラスセラミックの焼結温度以
下で、銅導体の焼結が完了するように５体積％以下が好
ましい。
【００１３】
（実施例１）以下、本発明の実施例により具体的に説明
するが、本発明はこれら実施例に限定されない。
するが、本発明はこれら実施例に限定されない。
【００１４】ガラスセラミック多層配線基板の製造方法
は、まずグリーンシートを作成するためのスラリをつく
る。
は、まずグリーンシートを作成するためのスラリをつく
る。
【００１５】スラリの製造方法は平均粒径３μｍの軟化
温度８２０℃のホウケイ酸ガラス粉末６３重量部と平均
粒径３μｍのムライト粒子３７重量部アクリル系バイン
ダ１７重量部加えボールミルで２４ｈ湿式混合して作製
する。
温度８２０℃のホウケイ酸ガラス粉末６３重量部と平均
粒径３μｍのムライト粒子３７重量部アクリル系バイン
ダ１７重量部加えボールミルで２４ｈ湿式混合して作製
する。
【００１６】次に真空脱泡して適度に粘度を調節する。
次にこのスラリをドクターを用いて、ポリエステルフィ
ルム上に０．５μｍの厚さに塗布しその後、乾燥してグ
リーンシートを作製した。
次にこのスラリをドクターを用いて、ポリエステルフィ
ルム上に０．５μｍの厚さに塗布しその後、乾燥してグ
リーンシートを作製した。
【００１７】次にこのグリーンシートにポンチで直径１
６０μｍの穴を４５０μｍ間隔で明け、銅ペーストを印
刷充填するし、さらに銅ペーストの印刷により表面層、
電源層、配線層を形成した。
６０μｍの穴を４５０μｍ間隔で明け、銅ペーストを印
刷充填するし、さらに銅ペーストの印刷により表面層、
電源層、配線層を形成した。
【００１８】銅ペーストは平均粒径３μｍの還元銅粉を
９７体積％、平均粒径０．５μｍのシリカガラス粉末を
３体積％で配合した。この混合粉末１００の重量部にバ
インダとしてエチルセルロース１０重量部と溶剤９０重
量部を混合し作製したビヒクル１０重量部加えたもの
を、らいか機で３０分混合し、さらに３本ロールを数回
通して混練し、適当な粘度に調節し穴埋め印刷及びスク
リーン印刷した。
９７体積％、平均粒径０．５μｍのシリカガラス粉末を
３体積％で配合した。この混合粉末１００の重量部にバ
インダとしてエチルセルロース１０重量部と溶剤９０重
量部を混合し作製したビヒクル１０重量部加えたもの
を、らいか機で３０分混合し、さらに３本ロールを数回
通して混練し、適当な粘度に調節し穴埋め印刷及びスク
リーン印刷した。
【００１９】このようにして作製したグリーンシートを
５０枚位置合わせした後熱間プレスにより圧着した。圧
着は、温度１３０℃、圧力１５０ｋｇｆ／ｃｍ2とし
た。圧着したグリーンシートは脱脂のため、１００℃／
ｈ以下の昇温速度で昇温し、８５０℃で１０時間保持し
た。雰囲気はバインダカーボンの除去が可能で、かつ銅
が酸化しないＮ2＋Ｈ2Ｏ＋Ｈ2雰囲気で行った。その後
雰囲気をＮ2に切り替え１０００℃で２ｈ保持し、焼結
緻密化させた。焼結中は、基板の反りを抑え、また基板
のＸＹ方向の収縮率を制御するために２ｋｇｆ／ｃｍ2
で加圧した。
５０枚位置合わせした後熱間プレスにより圧着した。圧
着は、温度１３０℃、圧力１５０ｋｇｆ／ｃｍ2とし
た。圧着したグリーンシートは脱脂のため、１００℃／
ｈ以下の昇温速度で昇温し、８５０℃で１０時間保持し
た。雰囲気はバインダカーボンの除去が可能で、かつ銅
が酸化しないＮ2＋Ｈ2Ｏ＋Ｈ2雰囲気で行った。その後
雰囲気をＮ2に切り替え１０００℃で２ｈ保持し、焼結
緻密化させた。焼結中は、基板の反りを抑え、また基板
のＸＹ方向の収縮率を制御するために２ｋｇｆ／ｃｍ2
で加圧した。
【００２０】作製したセラミック基板の接着強度を調べ
たところ、ピール強度で２０ｋｇｆ／ｍと良好であっ
た。
たところ、ピール強度で２０ｋｇｆ／ｍと良好であっ
た。
【００２１】この基板の断面を見たところ、銅導体とガ
ラスセラミックの界面は互いに複雑に絡み合い、アンカ
接合が形成されていた。また導体中に添加したシリカ微
粉末が分散していた（図１）。
ラスセラミックの界面は互いに複雑に絡み合い、アンカ
接合が形成されていた。また導体中に添加したシリカ微
粉末が分散していた（図１）。
【００２２】（実施例２）実施例１で作製したセラミッ
ク多層回路基板の裏面導体パッドに置換金メッキ後Ａｕ
Ｓｎはんだを用い、ＣｕＺｒ製の電気信号入出力用ピン
を１．６ｍｍ径の導体パッドにろう付けしたところ、引
っ張り強度が４ｋｇｆ以上と良好であった（図２）。
ク多層回路基板の裏面導体パッドに置換金メッキ後Ａｕ
Ｓｎはんだを用い、ＣｕＺｒ製の電気信号入出力用ピン
を１．６ｍｍ径の導体パッドにろう付けしたところ、引
っ張り強度が４ｋｇｆ以上と良好であった（図２）。
【００２３】（実施例３）実施例１〜２で作製したガラ
スセラミック多層配線基板１にはスルーホール４および
ライン配線８が形成される。さらにこのガラスセラミッ
ク多層回路基板１の上面に銅およびポリイミドを用いて
薄膜多層回路９を形成し、ＬＳＩチップ１１をはんだ１
０により装着後、実施例２の手順でピン付けを行う。こ
のようにしてＬＳＩチップ１１と接続を図ったモジュー
ルの概略図を図３に示す。
スセラミック多層配線基板１にはスルーホール４および
ライン配線８が形成される。さらにこのガラスセラミッ
ク多層回路基板１の上面に銅およびポリイミドを用いて
薄膜多層回路９を形成し、ＬＳＩチップ１１をはんだ１
０により装着後、実施例２の手順でピン付けを行う。こ
のようにしてＬＳＩチップ１１と接続を図ったモジュー
ルの概略図を図３に示す。
【００２４】
【発明の効果】本発明によれば、銅を主成分とする導体
部と、銅の融点以下も温度で焼結可能なガラスを主成分
とする絶縁部からなるガラスセラミック多層回路基板に
おいて、導体材料に耐火物または高融点ガラスを微量添
加することにより、銅粉末の焼結が抑制され銅導体の焼
結が完了する前に、基材のガラスが銅導体の隙間に流れ
込みアンカ接合し、良好な接合強度が得られる。また添
加する耐火物または高融点ガラスを微粉末とすること
で、良好な接着強度を得るために必要な量を少量とする
ことができ、そのため銅導体の低電気抵抗等の優れた電
気特性の損失を防ぐことができる。
部と、銅の融点以下も温度で焼結可能なガラスを主成分
とする絶縁部からなるガラスセラミック多層回路基板に
おいて、導体材料に耐火物または高融点ガラスを微量添
加することにより、銅粉末の焼結が抑制され銅導体の焼
結が完了する前に、基材のガラスが銅導体の隙間に流れ
込みアンカ接合し、良好な接合強度が得られる。また添
加する耐火物または高融点ガラスを微粉末とすること
で、良好な接着強度を得るために必要な量を少量とする
ことができ、そのため銅導体の低電気抵抗等の優れた電
気特性の損失を防ぐことができる。
【図１】本発明の一実施例を示す銅導体とガラスセラミ
ックの界面の断面図。
ックの界面の断面図。
【図２】本発明の一実施例を示す電気信号入出力用ピン
を接合したガラスセラミック多層回路基板の断面図。
を接合したガラスセラミック多層回路基板の断面図。
【図３】本発明の一実施例を示すガラスセラミック多層
回路基板の断面図。
回路基板の断面図。
１…ガラスセラミック基板、 ２…銅導体、 ３…微粉末シリカ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/15 Ｈ０５Ｋ 1/09 Ｚ Ｈ０５Ｋ 1/03 ６１０ 3/00 Ｃ 1/09 7511−4Ｅ 3/12 Ｂ 3/00 Ｂ２８Ｂ 11/00 Ｚ 3/12 Ｈ０１Ｌ 23/14 Ｃ (72)発明者 岩永 昭一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 佐藤 了平 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内
Claims (9)
- 【請求項１】銅を主成分とする導体部と、銅の融点以下
の温度で焼結可能なガラスを主成分とする絶縁部からな
るガラスセラミック多層回路基板において、前記導体部
の焼結完了温度がガラスの軟化流動温度より高く、ガラ
スセラミックの焼結完了温度で以下であることを特徴と
する回路基板。 - 【請求項２】銅粉末の比表面積の０〜５０％に相当する
投影面積を有する耐火物、または高融点ガラス粉末を含
有した導体部を有することを特徴とする回路基板。 - 【請求項３】０．５μｍ以下の耐火物または高融点ガラ
ス粉末を銅粉末に対して５体積％以下含有した導体部を
有することを特徴とする回路基板。 - 【請求項４】請求項２または３に記載の回路基板におい
て、前記耐火物または高融点ガラス粉末は、シリカ、ア
ルミナ、ムライト、高シリカガラス、アルミノシリケー
トからなる群から選ばれた少なくとも１種を含んだもの
である回路基板。 - 【請求項５】請求項１、２、３または４に記載の前記回
路基板と前記回路基板に搭載された半導体素子とを含ん
で構成される電子デバイス実装体。 - 【請求項６】請求項２または３に記載の無機物組成にバ
インダ、溶剤、その他助剤を添加してなるペースト組成
物。 - 【請求項７】請求項６に記載のペースト組成物におい
て、前記無機物組成中の耐火物またはガラス粉末はシリ
カ、アルミナ、ムライト、高シリカガラス、アルミノシ
リケートからなる群から選ばれた少なくとも１種を含ん
だものであるペースト組成物。 - 【請求項８】ガラスセラミック粉末とバインダ、溶剤、
その他の助剤からなるグリーンシートを製造し、前記グ
リーンシートに所用の穴をあけた後、請求項６または７
に記載のペースト組成物を穴埋め印刷及びパターン印刷
してなるグリーンシート。 - 【請求項９】ガラスセラミック粉末とバインダ他の助剤
からなるグリーンシートを製造し、前記グリーンシート
に所用の穴をあけた後、請求項６または７に記載のペー
スト組成物を穴埋め印刷及びパターン印刷して作製した
グリーンシートを位置合わせして複数枚積層圧着してな
るガラスセラミック多層回路積層体を焼結する回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8006315A JPH09199857A (ja) | 1996-01-18 | 1996-01-18 | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8006315A JPH09199857A (ja) | 1996-01-18 | 1996-01-18 | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199857A true JPH09199857A (ja) | 1997-07-31 |
Family
ID=11634949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8006315A Pending JPH09199857A (ja) | 1996-01-18 | 1996-01-18 | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199857A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178713A3 (en) * | 2000-07-21 | 2005-01-26 | Murata Manufacturing Co., Ltd. | Multilayered board and method for fabricating the same |
| US7169331B2 (en) | 2003-06-02 | 2007-01-30 | Murata Manufacturing Co., Ltd | Conductive paste and ceramic multilayer substrate |
| JP2021125506A (ja) * | 2020-02-03 | 2021-08-30 | 日本特殊陶業株式会社 | 配線基板 |
| JP2021125505A (ja) * | 2020-02-03 | 2021-08-30 | 日本特殊陶業株式会社 | 配線基板 |
-
1996
- 1996-01-18 JP JP8006315A patent/JPH09199857A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178713A3 (en) * | 2000-07-21 | 2005-01-26 | Murata Manufacturing Co., Ltd. | Multilayered board and method for fabricating the same |
| US7169331B2 (en) | 2003-06-02 | 2007-01-30 | Murata Manufacturing Co., Ltd | Conductive paste and ceramic multilayer substrate |
| JP2021125506A (ja) * | 2020-02-03 | 2021-08-30 | 日本特殊陶業株式会社 | 配線基板 |
| JP2021125505A (ja) * | 2020-02-03 | 2021-08-30 | 日本特殊陶業株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173410B2 (ja) | パッケージ基板およびその製造方法 | |
| JP2573225B2 (ja) | 電子部品の製造方法 | |
| EP0345809A1 (en) | Ceramic laminated circuit substrate, method for making same and use of the substrate | |
| JPS6232695A (ja) | セラミツクス回路基板 | |
| JPS6014494A (ja) | セラミツク多層配線基板およびその製造方法 | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
| US20030011999A1 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JP2000286555A (ja) | セラミック基板及びその製造方法 | |
| JP3401102B2 (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JP2004327945A (ja) | セラミック電子回路部品 | |
| JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
| JPH11204941A (ja) | 回路基板の製造方法 | |
| JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
| JP2001077511A (ja) | セラミック基板の製造方法 | |
| JP3252743B2 (ja) | セラミックス回路基板 | |
| JPH0221157B2 (ja) | ||
| JP3134234B2 (ja) | メタライズ基板及びその製造方法 | |
| JPH11330697A (ja) | ガラスセラミック多層配線回路基板の製造方法並びにガラスセラミック多層配線回路積層体及びその製造方法 | |
| JP2002124590A (ja) | セラミック回路基板及びその製造方法 | |
| JPH09191063A (ja) | 回路基板、その製造方法、電子デバイス実装体およびグリーンシート | |
| JPH0758833B2 (ja) | 多層セラミック配線基板及びその製造方法 |