JPH03112191A - セラミック配線基板およびその製造方法 - Google Patents
セラミック配線基板およびその製造方法Info
- Publication number
- JPH03112191A JPH03112191A JP25135189A JP25135189A JPH03112191A JP H03112191 A JPH03112191 A JP H03112191A JP 25135189 A JP25135189 A JP 25135189A JP 25135189 A JP25135189 A JP 25135189A JP H03112191 A JPH03112191 A JP H03112191A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic
- wiring board
- green sheet
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、セラミックス配線基板およびその製造方法に
関する。
関する。
(従来の技術)
電子装置の小型高機能化を図る目的から基板への高実装
化が進んでいる。
化が進んでいる。
また、1チツプが有する機能数の増加に伴って配線パタ
ーンが複雑化し、半導体素子を塔載するセラミックス基
板の多層化が進んでいる。
ーンが複雑化し、半導体素子を塔載するセラミックス基
板の多層化が進んでいる。
多層配線基板の場合、それぞれの基板に形成された配線
パターンはセラミックス基板の内部に形成されたスルー
ホールを介して電気的に接続されている。
パターンはセラミックス基板の内部に形成されたスルー
ホールを介して電気的に接続されている。
このような多層配線基板は、セラミックスグリーンシー
トに内部配線用のスルーホールを形成し、タングステン
やモリブデンなどの導体ペーストをグリーンシード表面
およびスルーホール内に印刷法を用いて塗布・充填し、
所定枚数のセラミックス基板を積層した後、同時焼成す
ることにより作製されている。
トに内部配線用のスルーホールを形成し、タングステン
やモリブデンなどの導体ペーストをグリーンシード表面
およびスルーホール内に印刷法を用いて塗布・充填し、
所定枚数のセラミックス基板を積層した後、同時焼成す
ることにより作製されている。
また、半導体パッケージの1種であるフリップチップパ
ッケージは、半導体素子を裏返しにしてその表面または
基板に形成された接続端子を用いてボンディングしたも
のであり、一般的にはバンブ方式が用いられている。
ッケージは、半導体素子を裏返しにしてその表面または
基板に形成された接続端子を用いてボンディングしたも
のであり、一般的にはバンブ方式が用いられている。
この方法は、セラミックス基板に形成された内部配線の
スルーホールと接続するようにフリップチップ素子接続
用のチップパッドを、導体ペーストの充填されたセラミ
ックスグリーンシート上にスクリーン印刷などで印刷し
、このチップパッドパターンにはんだを供給しておく。
スルーホールと接続するようにフリップチップ素子接続
用のチップパッドを、導体ペーストの充填されたセラミ
ックスグリーンシート上にスクリーン印刷などで印刷し
、このチップパッドパターンにはんだを供給しておく。
そして、あらかじめフリップチップ素子の電極部に形成
したはんだバンブを、ハンダリフロ一方式によってはん
だを溶かし、フリップチップ素子を基板に固定するとと
もに、素子接続用のチップパッドを介してフリップチッ
プ素子とセラミックス基板内部の配線を電気的に接続す
るというものである。
したはんだバンブを、ハンダリフロ一方式によってはん
だを溶かし、フリップチップ素子を基板に固定するとと
もに、素子接続用のチップパッドを介してフリップチッ
プ素子とセラミックス基板内部の配線を電気的に接続す
るというものである。
このような従来の接続用パッド形成方法を、第3図(a
)〜(c)に示す。
)〜(c)に示す。
セラミックスグリーンシート1に所定のパターンに従っ
てスルーホール2を形成し、この内部に導体ペースト3
を充填する。このようなセラミックスグリーンシート1
を所定枚数作製する(第3図−a)。
てスルーホール2を形成し、この内部に導体ペースト3
を充填する。このようなセラミックスグリーンシート1
を所定枚数作製する(第3図−a)。
最上層となるグリーンシート1上には、スルーホール2
の形成位置に対応して接続用パッド4を形成する(第3
図−b)。
の形成位置に対応して接続用パッド4を形成する(第3
図−b)。
セラミックスグリーンシート1を積層して一体化し、脱
脂、焼成して第3図−Cのような多層構造のセラミック
ス配線基板が得られる。
脂、焼成して第3図−Cのような多層構造のセラミック
ス配線基板が得られる。
(発明が解決しようとする課題)
しかしながら、ICの高集積化に伴い、セラミックス多
層基板の配線パターンが複雑化し、スルーホールの径が
小さくなるとともに、形成されるスルーホールの数も多
くなってきている。
層基板の配線パターンが複雑化し、スルーホールの径が
小さくなるとともに、形成されるスルーホールの数も多
くなってきている。
このため、スルーホールに対応した接合用パッドの形成
が困難になってきている。
が困難になってきている。
特に、スクリーン印刷法では、接合用パッドパターンが
微細化するにつれ、このパターンがスクリーンメツシュ
の孔部分から外れる割合が高くなり、接合用パッドの形
状不良、さらには形成し落しという問題が生じている。
微細化するにつれ、このパターンがスクリーンメツシュ
の孔部分から外れる割合が高くなり、接合用パッドの形
状不良、さらには形成し落しという問題が生じている。
また、形成された接合用パッドも、微細であると基板と
の接合強度が低下しゃすく、充分な信頼性を得にくいと
いう問題がある。
の接合強度が低下しゃすく、充分な信頼性を得にくいと
いう問題がある。
したがって、微細な接合用パッドを形成するに際し、い
かに安定性、信頼性を向上させるかということが課題と
なっている。
かに安定性、信頼性を向上させるかということが課題と
なっている。
本発明はこのような課題を解決するためになされたもの
で、強度良好な接合用パッドを有するセラミックス配線
基板、およびこのような接合用パッドを安定かつ高信頼
性の下で形成することのできるセラミックス配線基板の
製造方法を提供することを目的とする。
で、強度良好な接合用パッドを有するセラミックス配線
基板、およびこのような接合用パッドを安定かつ高信頼
性の下で形成することのできるセラミックス配線基板の
製造方法を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明のセラミックス配線基板は、スルーホールの形成
されたセラミックス基板と、前記スルーホールに充填さ
れた導体ペーストにより形成された導体層と、前記スル
ーホールの開口部がら前記導体層の一端が突出した凸部
からなる接合用パッドとを有することを特徴としている
。
されたセラミックス基板と、前記スルーホールに充填さ
れた導体ペーストにより形成された導体層と、前記スル
ーホールの開口部がら前記導体層の一端が突出した凸部
からなる接合用パッドとを有することを特徴としている
。
また、本発明のセラミックス配線基板の製造方法は、セ
ラミックスグリーンシートにスルーホールを形成する工
程と、このスルーポールに焼成収縮率が前記セラミック
スグリーンシートよりも小さい導体ペーストを充填する
工程と、前記セラミックス基板と前記導体ペーストとを
同時焼成し、前記スルーホールから前記導体層を突出さ
せて接合用パッドを形成する工程とを有することを特徴
としている。
ラミックスグリーンシートにスルーホールを形成する工
程と、このスルーポールに焼成収縮率が前記セラミック
スグリーンシートよりも小さい導体ペーストを充填する
工程と、前記セラミックス基板と前記導体ペーストとを
同時焼成し、前記スルーホールから前記導体層を突出さ
せて接合用パッドを形成する工程とを有することを特徴
としている。
セラミックス基板表面から突出させる導体層は、焼成後
の基板表面からの高さが10μ11〜200μ鰯程度で
あることが好ましい。
の基板表面からの高さが10μ11〜200μ鰯程度で
あることが好ましい。
lOμ−以下または200μlを超えると、接合用パッ
ドとして実用的でない。
ドとして実用的でない。
この接合用パッドの高さは、スルーホールがらの導体層
が突出した高さによって決まるため、所望の高さとなる
よう、導体ペーストおよびセラミックスグリーンシート
の各原料の配合量を決定する。
が突出した高さによって決まるため、所望の高さとなる
よう、導体ペーストおよびセラミックスグリーンシート
の各原料の配合量を決定する。
すなわち、本発明に用いる導体ペーストおよびセラミッ
クスに特に限定はなく、両者を組合せた時、相対的に導
体ペーストの収縮率がセラミックスの収縮率よりも小さ
くなるように選択すれば良い。たとえば、導体粉末とバ
インダなどを混合した導体ペーストにおいては、導体粉
末の配合量を多くしてペーストを高密度化する方法など
が挙げられる。
クスに特に限定はなく、両者を組合せた時、相対的に導
体ペーストの収縮率がセラミックスの収縮率よりも小さ
くなるように選択すれば良い。たとえば、導体粉末とバ
インダなどを混合した導体ペーストにおいては、導体粉
末の配合量を多くしてペーストを高密度化する方法など
が挙げられる。
(作 用)
本発明は、従来の接合用パッド形成におけるパッド印刷
工程を廃し、基板表面のスルーホールから導体層を突出
させることにより、上記接合用パッドと、スルーホール
内に充填される導体層とを一体化したものである。
工程を廃し、基板表面のスルーホールから導体層を突出
させることにより、上記接合用パッドと、スルーホール
内に充填される導体層とを一体化したものである。
上記方法は、導体ペーストと、セラミックスグリーンシ
ートとの焼成時の収縮率の差を利用し、同時焼成後のセ
ラミックス基板と導体層との表面高さに差異を生じさせ
るもので、容品に行うことができ、製造工程数を削減す
ることができる。
ートとの焼成時の収縮率の差を利用し、同時焼成後のセ
ラミックス基板と導体層との表面高さに差異を生じさせ
るもので、容品に行うことができ、製造工程数を削減す
ることができる。
また、パッド印刷を行わずにスルーホール開口部から突
出した導体層によってパッドが形成されるため、微小径
のスルーホールでも、各ホールごとに確実にパッドが形
成され、スルーホール間隔を狭くすることも可能である
。
出した導体層によってパッドが形成されるため、微小径
のスルーホールでも、各ホールごとに確実にパッドが形
成され、スルーホール間隔を狭くすることも可能である
。
突出させた導体層は、スルーホール開口部の形状とほぼ
同形状を保ち、スルーホールと接合用パッドとを、セラ
ミックス基板に対して平行な面の断面積において比較し
た場合、スルーホール:接合用パッド−l: 0.9
〜1: 1.3程度のものが得られる。
同形状を保ち、スルーホールと接合用パッドとを、セラ
ミックス基板に対して平行な面の断面積において比較し
た場合、スルーホール:接合用パッド−l: 0.9
〜1: 1.3程度のものが得られる。
つまり、印刷による接合用パッドよりも横幅が狭く、高
密度化が可能であると同時に、接合用パッド端部の滲み
もなく、パッド間の絶縁性が向上する。
密度化が可能であると同時に、接合用パッド端部の滲み
もなく、パッド間の絶縁性が向上する。
さらに、本発明による接合用パッドはスルーホール内の
導体層と一体化してセラミックス基板中に貫入している
ので、非常に強固なパッド強度を安定して得ることが出
来る。
導体層と一体化してセラミックス基板中に貫入している
ので、非常に強固なパッド強度を安定して得ることが出
来る。
(実施例)
次に、本発明の実施例について図面を用いて説明する。
第1図は、本発明の一実施例のセラミックス配線基板を
示す図である。
示す図である。
同図において、セラミックス配線基板10は、セラミッ
クス基板11 a s 11 b s 11 c sお
よびlidが積層された多層型のものであり、各セラミ
ックス基板11にはスルーホール12が形成され、この
スルーホール12内に充填された導体ペーストにより導
体層13が構成されている。
クス基板11 a s 11 b s 11 c sお
よびlidが積層された多層型のものであり、各セラミ
ックス基板11にはスルーホール12が形成され、この
スルーホール12内に充填された導体ペーストにより導
体層13が構成されている。
導体層13は、セラミックス基板11それぞれの回路を
電気的に接続しており、最上層のセラミックス基板li
dにおいて、導体層13はスルーホール12から突出し
た凸部形状となっている。
電気的に接続しており、最上層のセラミックス基板li
dにおいて、導体層13はスルーホール12から突出し
た凸部形状となっている。
この突出部分が、セラミックス配線基板10における接
合用パッド14となっている。
合用パッド14となっている。
このようなセラミックス配線基板10の製造方法を、第
2図(a)〜(e)を用いて説明する。
2図(a)〜(e)を用いて説明する。
はじめに、窒化アルミニウム粉末に、焼結助剤、可塑剤
、バインダー、溶剤を加えて混合し、窒化アルミニウム
スラリーを調製した。
、バインダー、溶剤を加えて混合し、窒化アルミニウム
スラリーを調製した。
このスラリーをドクターブレード法によって厚さ0.4
關のシートに成形し、所定枚数のグリーンシート21を
得た(第2図−a)。
關のシートに成形し、所定枚数のグリーンシート21を
得た(第2図−a)。
このグリーンシートシート21に、直径0.2關のスル
ーホール22を所定のパターンにしたがって打ち抜き形
成した。
ーホール22を所定のパターンにしたがって打ち抜き形
成した。
そして、最上層以外のグリーンシート21に形成された
スルーホール22には、タングステンを80重量%配合
した導体ペースト23を充填し、グリーンシート21表
面にはスクリーン印刷を用いて導体ペースト23を配線
パターンに従って印刷した(第2図−b)。
スルーホール22には、タングステンを80重量%配合
した導体ペースト23を充填し、グリーンシート21表
面にはスクリーン印刷を用いて導体ペースト23を配線
パターンに従って印刷した(第2図−b)。
この際、接合用パッドが形成される最上層のグリーンシ
ート21には、タングステンの配合比率を85重量%に
増した粘度800〜1200Kcpsの高粘度、高密度
の導体ペースト23sを充填した。
ート21には、タングステンの配合比率を85重量%に
増した粘度800〜1200Kcpsの高粘度、高密度
の導体ペースト23sを充填した。
この導体ペースト23sは、導体ペースト23よりもグ
リーンシート21との収縮率の差が大きいものである。
リーンシート21との収縮率の差が大きいものである。
なお、この導体ペースト23sの粘度では通常のスクリ
ーン印刷が困難となるため、加圧充填などによって、ス
ルーホール22内部に充填する(第2図−C)。
ーン印刷が困難となるため、加圧充填などによって、ス
ルーホール22内部に充填する(第2図−C)。
こうしてそれぞれのグリーンシート21に対する印刷が
終了した後、所定の順序にグリーンシート21を積層し
、温度100℃、圧力120kg/c−で熱圧着して、
積層体24を得た(第2図−d)。
終了した後、所定の順序にグリーンシート21を積層し
、温度100℃、圧力120kg/c−で熱圧着して、
積層体24を得た(第2図−d)。
積層体24をN2気流中、700℃で脱脂した後、N2
中、1800℃で焼成する。
中、1800℃で焼成する。
この時、グリーンシート21と導体ペースト23sとの
収縮率の差によって、積層体24の最上層は、スルーホ
ール22から導体ペースト23sが突出し、この白部分
からなる接合用パッド25が形成される(第2図−e)
。
収縮率の差によって、積層体24の最上層は、スルーホ
ール22から導体ペースト23sが突出し、この白部分
からなる接合用パッド25が形成される(第2図−e)
。
このような方法で作製されたセラミックス配線基板は、
スルーホール径が微小であっても接合用パッドが良好に
形成され、しかも形成された接合用パッドはスルーホー
ル内部の導体層と一体であるため、充分な強度ををする
信頼性の高いものであった。
スルーホール径が微小であっても接合用パッドが良好に
形成され、しかも形成された接合用パッドはスルーホー
ル内部の導体層と一体であるため、充分な強度ををする
信頼性の高いものであった。
また、第2図(e)の工程において、導体ペーストの突
出と共に、この突出部周囲の基板になだらかなせり上が
りが生じたが、これによって接合用パッド部がより安定
となり、接合用パッドに接合されるチップ部材を良好に
支持することができた。すなわち、接合強度の向上およ
び熱抵抗の低減にも寄与するものであった。
出と共に、この突出部周囲の基板になだらかなせり上が
りが生じたが、これによって接合用パッド部がより安定
となり、接合用パッドに接合されるチップ部材を良好に
支持することができた。すなわち、接合強度の向上およ
び熱抵抗の低減にも寄与するものであった。
なお、上述した実施例では窒化アルミニウムセラミック
スに導体層としてタングステンを用いた例について説明
したが、本発明はこれに限らず、セラミックスの収縮率
が導体ペーストの収縮率よりも大きくなるような材料の
組み合わせであれば、他の材料、たとえば、アルミナ−
タングステン、ムライト−タングステンなどの組み合わ
せにも適用することができ、上記実施例と同様の効果が
得られることはもちろんである。
スに導体層としてタングステンを用いた例について説明
したが、本発明はこれに限らず、セラミックスの収縮率
が導体ペーストの収縮率よりも大きくなるような材料の
組み合わせであれば、他の材料、たとえば、アルミナ−
タングステン、ムライト−タングステンなどの組み合わ
せにも適用することができ、上記実施例と同様の効果が
得られることはもちろんである。
また、上記実施例のように導体ペーストの密度を上げる
ことによって導体ペーストとの収縮率に差を持たせるだ
けでなく、セラミックスグリーンシートの密度を下げる
ことによって導体ペーストとの収縮率に差を持たせるこ
とも可能である。
ことによって導体ペーストとの収縮率に差を持たせるだ
けでなく、セラミックスグリーンシートの密度を下げる
ことによって導体ペーストとの収縮率に差を持たせるこ
とも可能である。
[発明の効果]
以上説明したように、本発明によれば、スルーホール内
部の導体ペーストを突出させて接合用パッドとすること
により、製造工程が削減されるとともに接合用パッドの
形成不良を低減し、歩留り向上ならびにコストダウンを
図ることができる。
部の導体ペーストを突出させて接合用パッドとすること
により、製造工程が削減されるとともに接合用パッドの
形成不良を低減し、歩留り向上ならびにコストダウンを
図ることができる。
また、断面積の小さい接合用パッドが高い信頼性の下で
形成できるため、スルーホール間隔を狭めることができ
、半導体装置の高密度実装に大きく貢献する。
形成できるため、スルーホール間隔を狭めることができ
、半導体装置の高密度実装に大きく貢献する。
第1図は本発明の一実施例のセラミックス配線基板の断
面図、第2図は第1図に示したセラミックス配線基板の
製造方法を説明するための図、第3図は従来のセラミッ
クス配線基板の製造方法を説明するための図である。 1.11.21・・・・・・セラミックスグリーンシー
ト 2.12.22・・・・・・スルーホール3.13.2
3・・・・・・導体ペースト23s・・・・・・高密度
導体ペースト4.14.25・・・・・・接合用パッド
24・・・・・・積層体
面図、第2図は第1図に示したセラミックス配線基板の
製造方法を説明するための図、第3図は従来のセラミッ
クス配線基板の製造方法を説明するための図である。 1.11.21・・・・・・セラミックスグリーンシー
ト 2.12.22・・・・・・スルーホール3.13.2
3・・・・・・導体ペースト23s・・・・・・高密度
導体ペースト4.14.25・・・・・・接合用パッド
24・・・・・・積層体
Claims (2)
- (1)スルーホールの形成されたセラミックス基板と、 前記スルーホールに充填された導体ペーストにより形成
された導体層と、 前記スルーホールの開口部から前記導体層の一端が突出
した凸部からなる接合用パッドと を有することを特徴とするセラミックス配線基板。 - (2)セラミックスグリーンシートにスルーホールを形
成する工程と、 このスルーホールに焼成収縮率が前記セラミックスグリ
ーンシートよりも小さい導体ペーストを充填する工程と
、 前記セラミックス基板と前記導体ペーストとを同時焼成
し、前記スルーホールから前記導体層を突出させて接合
用パッドを形成する工程と を有することを特徴とするセラミックス配線基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25135189A JP2680443B2 (ja) | 1989-09-27 | 1989-09-27 | セラミック配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25135189A JP2680443B2 (ja) | 1989-09-27 | 1989-09-27 | セラミック配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03112191A true JPH03112191A (ja) | 1991-05-13 |
| JP2680443B2 JP2680443B2 (ja) | 1997-11-19 |
Family
ID=17221538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25135189A Expired - Lifetime JP2680443B2 (ja) | 1989-09-27 | 1989-09-27 | セラミック配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680443B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234196A (ja) * | 1990-12-28 | 1992-08-21 | Nec Corp | バンプ形成方法 |
| JPH0794840A (ja) * | 1993-06-14 | 1995-04-07 | Nikko Co | スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト |
| US5525402A (en) * | 1993-02-02 | 1996-06-11 | Matsushita Electric Industrial Co., Ltd. | Ceramic substrate and manufacturing method thereof |
| US6224703B1 (en) | 1998-01-08 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Method of making laminate ceramic substrate with domed pads |
| US6507139B1 (en) | 1997-06-30 | 2003-01-14 | Murata Manufacturing Co., Ltd. | Apparatus having an electronic component located on a surface of a package member with a space therebetween |
| JP2014207347A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社村田製作所 | セラミック多層配線基板およびこれを備えるモジュール |
| WO2022030178A1 (ja) * | 2020-08-03 | 2022-02-10 | 株式会社村田製作所 | 構造体およびその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3918101B2 (ja) | 2004-04-06 | 2007-05-23 | 株式会社村田製作所 | 内部導体の接続構造及び多層基板 |
| CN101213890B (zh) | 2005-07-12 | 2012-02-01 | 株式会社村田制作所 | 多层布线基板及其制造方法 |
| JP7279324B2 (ja) | 2018-09-14 | 2023-05-23 | 富士電機株式会社 | 半導体モジュール |
-
1989
- 1989-09-27 JP JP25135189A patent/JP2680443B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234196A (ja) * | 1990-12-28 | 1992-08-21 | Nec Corp | バンプ形成方法 |
| US5525402A (en) * | 1993-02-02 | 1996-06-11 | Matsushita Electric Industrial Co., Ltd. | Ceramic substrate and manufacturing method thereof |
| US5547530A (en) * | 1993-02-02 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a ceramic substrate |
| JPH0794840A (ja) * | 1993-06-14 | 1995-04-07 | Nikko Co | スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト |
| US6871388B2 (en) | 1997-06-30 | 2005-03-29 | Murata Manufacturing Co., Ltd. | Method of forming an electronic component located on a surface of a package member with a space therebetween |
| US6507139B1 (en) | 1997-06-30 | 2003-01-14 | Murata Manufacturing Co., Ltd. | Apparatus having an electronic component located on a surface of a package member with a space therebetween |
| US6224703B1 (en) | 1998-01-08 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Method of making laminate ceramic substrate with domed pads |
| JP2014207347A (ja) * | 2013-04-15 | 2014-10-30 | 株式会社村田製作所 | セラミック多層配線基板およびこれを備えるモジュール |
| US10002710B2 (en) | 2013-04-15 | 2018-06-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer wiring substrate and module including the same |
| WO2022030178A1 (ja) * | 2020-08-03 | 2022-02-10 | 株式会社村田製作所 | 構造体およびその製造方法 |
| CN116034633A (zh) * | 2020-08-03 | 2023-04-28 | 株式会社村田制作所 | 构造体及其制造方法 |
| US12484146B2 (en) | 2020-08-03 | 2025-11-25 | Murata Manufacturing Co., Ltd. | Structure body and method of manufacturing the same |
| CN116034633B (zh) * | 2020-08-03 | 2025-12-30 | 株式会社村田制作所 | 构造体及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680443B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5104932B2 (ja) | 多層配線基板及びその製造方法 | |
| KR20050026369A (ko) | 세라믹 기판의 제조방법 및 세라믹 기판 | |
| JPH03112191A (ja) | セラミック配線基板およびその製造方法 | |
| JP3882500B2 (ja) | 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置 | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| US6117367A (en) | Pastes for improved substrate dimensional control | |
| CN100551208C (zh) | 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块 | |
| JP2006140537A (ja) | 配線基板およびその製造方法 | |
| JP2003008216A (ja) | セラミック多層基板の製造方法 | |
| JP2005322659A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
| JP2002368419A (ja) | 低温焼成セラミック多層基板の製造方法 | |
| KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JP3823881B2 (ja) | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
| JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
| JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
| US10290591B2 (en) | Wiring board, electronic device, and electronic module | |
| JP4044552B2 (ja) | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| JPH1126638A (ja) | フリップチップ実装用セラミックパッケージ | |
| JPH03133136A (ja) | 集積回路用パッケージの製造方法 | |
| JPH10200015A (ja) | セラミックス基板とその製造方法 | |
| JPH11111766A (ja) | 配線基板およびその製造方法 | |
| JP2002141646A (ja) | 回路基板 |