JPH01143967A - 対数変換装置および逆対数変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、計測装置、特に携帯形の機器等において、測
定値等を対数変換または逆対数変換を行なう装置に関す
るものである。

従来の技術 従来、計測装置、特に携帯形の機器等において、測定値
等を対数変換または逆対数変換を行なう装置では、０）
マイクロプロセッサによって多項式展開した式から求め
る方法（第５図にその手順を示す）。（２）メモリから
読出す方式がある。

発明が解決しようとする問題点 しかし、（１）マイクロプロセッサによって多項式展開
した式から求める方法では、計算時間が長いという問題
がある。これは下記の理由による。

通常、マイクロプロセッサによって多項式展開した式か
ら求める方法は、第６図に示す手順によって対数および
逆対数を求めるもので、値が収束するまで、繰返し計算
１を行なうから、計算回数が多くなり計算時間が長くな
る。

また、（２）メモリから読出す方式では、メモリ容量が
大きくなるという問題がある。これは、以下の理由によ
る。

通常、メモリから読出す方式では、１６ビツト相当（例
えば、仮数部１２ピツト、指数部４ビ。

ト）のデータを対数または逆対数変換するとすれば、１
６ビノトアドレス、すなわち、６４にワードが必要であ
る。データは１６ビノ）で表わすから、１ワード＝１６
ビツトである。したがって、１Ｍビットという大きなメ
モリ容量が必要になる。

そこで、本願発明は、小さなメモリ容量で高速に対数ま
たは逆対数変換を行なう装置を提供することを目的とす
る。

問題点を解決するための手段 本発明は上記問題点を解決するため、対数変換装置を入
力を仮数部と指数部とに分離する手段と、仮数部を対数
変換する手段と、指数部と仮数部の対数変換した結果と
を加算する手段とで構成し、また逆対数変換装置を整数
部と小数部とに分離する手段と、小数部を逆対数変換す
る手段とで構成したものである。

作　　用 本発明は上記した構成により、対数変換する手段および
逆対数変換する手段への入力範囲を限定するとともに、
入力範囲を限定するために簡便な入力の操作あるいは加
減算を分離する手段として用い、分離した一方を変換し
た結果と他方とを分離したのと同様に合成して、対数あ
るいは逆対数を求めるものである。

実施例 第１図は本発明の対数変換装置の一実施例における変換
手順を示す図である。同図において、１゜は仮数部と指
数部とに分離する手段、１１は仮数部を対数変換する手
段、１２は指数部と仮数部の対数変換した結果とを加算
する手段である。また、本実施例の対数変換装置の構成
を第２図に示す。

同図において、１３はデータの操作・演算を行なうマイ
クロプロセッサ（以下、ｒＣＰＵＪという）、１４は仮
数部の対数変換を行なうためのメモリ、１５はＣＰＵの
演算レジスタ、１６はＣＰＵのインデックスレジスタ、
１７は外部メモリである（レジスタのデータ長は１６ビ
ツト、メモリのデータ長は８ピツトとする）。

以上のような本実施例の対数変換装置について、以下そ
の動作を説明する。ただし、ここで取扱うデータは、１
６ビツトデータとし、左から１２ビツトが仮数部を右か
ら４ビツトが指数部であるとする。

まず、対数変換するデータ１９を外部メモリ１７に一時
的に格納する。同時に、データ１９を演算レジスタ１５
に格納する。ここで、演算レジスタ１６を右へ３ビツト
シフトし、この結果と１６進数″１ＦＦＥ″とで各ビッ
トごとに論理積を求める。この論理積を求めた結果がデ
ータ１９の仮数部でアリ、インデックスレジスタ１６に
格納する。

ここで、再び外部メモリ１７からデータ１９を演算レジ
スタ１６に格納する。演算レジスタ１５の内容と１６進
数”ｏｏｏＦ’とで各ビットごとに論理積を求める。こ
の論理積を求めた結果、すなわち、指数部２１を外部メ
モリ１７に格納する。

以上が、仮数部と指数部とに分離する手段１゜である。

次に、インデックスレジスタ１６に格納したデータ１９
の仮数部をアドレスとして、仮数部の対数変換を行なう
だめのメモリ１４を読出し、演算レジスタ１６に格納す
る。このとき、アドレスとして使われるのは、仮数部１
２ビツト＋１ビツトゆ）である。これは、通常、メモリ
の出力が８ピツト構成であるので、連続するアドレスを
読出すようにして、１６ビツトのデータ長を確保するた
めである。

以上が、仮数部を対数変換する手段１１である。

最後に、対数変換を行なうだめのメモリ１４を読出した
演算レジスタ１６の内容、すなわち、対数変換した変換
結果２２を外部メモリ１７に格納する。その後、外部メ
モリ１７から指数部２１を読出す。この指数部２１はデ
ータの形式が他のデータと異なるから、データ形式を変
換する必要がある。これについては、指数部２１が４ビ
ツトのデータであるから、メモリ読出しによって、この
データ形式の変換を行なうことができ、データ形式変換
用メモリ１８を用いる。このデータ形式を変換した値と
外部メモリ１７から読出した変換結果２２を加算し、こ
の結果が入力されたデータ１９の対数変換した値である
。

以上が、指数部と仮数部の対数変換した結果とを加算す
る手段である。

なお、本実施例におけるメモリ容量は、対数変換を行な
うためのメモリ１４（６４にビット）とデータ形式変換
用メモＩＪ１８（２５６ビツト）の約ｅ４にビットであ
り、従来の１／１６の容量である。

ここで、この変換方法の原理を簡単に説明する。

今、対数変換しようとするデータをａＸｌｏｂとすると
、 ｌｏｇ　　（ａ　Ｘ　１０ｂ）　＝　ｂ　＋　ｌｏｇｌ
。ａ　　である。

１゜ すなわち、対数変換するデータを仮数部と指数部とに分
離し、指数部と仮数部を対数変換した値とを加算すれば
、対数変換できることを示している。

以上のように本実施例によれば、仮数部と指数部とに分
離する手段と、仮数部を対数変換する手段と、指数部と
仮数部の対数変換した結果とを加算する手段とを設ける
ことによシ、高速、かつ、小さなメモリ容量の対数変換
装置を提供することができる。

第３図は本発明の逆対数変換装置の一実施例における変
換手順を示す図である。同図において、３ｏは整数部と
小数部とに分離する手段、３１は小数部を逆対数変換す
る手段、３２は整数部を指数部とし小数部の逆対数変換
した結果とを合成する手段である。また、本実施例の逆
対数変換装置の構成を第４図に示す。同図において、３
３はデータの操作・演算を行なうマイクロプロセッサ（
以下、「ＣＰＵ」という）、３４は小数部の逆対数変換
を行なうためのメモリ、３６はＣＰＵの演算レジスタ、
３６はＣＰＵのインデックスレジスタ、３７は外部メモ
リ、３８はデータ形式変換用メモリである（なお、レジ
スタのデータ長は１６ビツト、メモリのデータ長は８ビ
ツトとする）。

以上のような本実施例の逆対数変換装置について、以下
その動作を説明する。ただし、ここで取扱うデータは、
１６ビツトデータとし、左から１２ビツトが仮数部を、
右から４ビツトが指数部であるとする。

まず、逆対数変換するデータ３９を外部メモリ３７に一
時的に格納する。演算レジスタ３６には指数部として、
とシうる値のうち最小のものを設定する。この演算レジ
スタ３６に設定するのは４ビツトの指数部データである
から、このデータ形式を変換するためデータ形式変換用
メモリ３８を使って変換し、この値と、データ３９とを
比較する。この比較を行なってデータ３９を越える整数
データ４０を見い出す。ただし、このとき整数データは
指数部で表わすことのできる値でなければならず、これ
以外であれば、その逆対数が１ｅビツトのデータ形式で
表現することができないことを意味する（オーバーフロ
ーあるいはアンダーフロー）。この整数デ〜り４０を外
部メモリ３７に格納し、演算レジスタ３５に、データ３
９から整数データ４０をデータ形式変換用メモリ３８で
変換した値を減算した結果を設定する。この演算レジス
タ３６に設定された減算結果を右へ３ビツトシフトし、
この結果と１６進数”１ＦＦＥ″とで各ビットごとに論
理積を求め、この結果が小数部４１である。

以上が、整数部と小数部とに分離する手段３０である。

次に、小数部４１をインデックスレジスタ３ｅに格納し
、これをアドレスとして、小数部４１の逆対数変換を行
なうためのメモリ３４を読出し、演算レジスタ３６に格
納する。このとき、アドレスとして使われるのは、小数
部１２ビット＋１ビット（２）である。これは通常、メ
モリの出力が８ピツト構成であるので、連続するアドレ
スを読出すようにして、１６ピツトのデータ長を確保す
るためである。

以上が、小数部を逆対数変換する手段３１である。

最後忙、演算レジスタ３６の内容と１６進数”ＦＦＦｏ
”とで各ビットごとに論理積を求め、この結果と外部メ
モリ３７に格納した整数データ４ｏとの論理和を求める
。この結果が、入力されたデ〜り３９の逆対数変換した
値である。

以上が、整数部を指数部とし、これを小数部の逆対数変
換した結果とを合成する手段３２である。

なお、本実施例におけるメモリ容量は、第１の実施例の
対数変換装置と同じである。

ここで、この変換方法の原理を簡単に説明する。

今、逆対数変換しようとするデータをａ　−１−ｂ（ａ
：整数、　　−１＜ｂ＜Ｏ）とすると１ｏａ＋ｂ＝１０
ｂ×１ｏａ　である。

ここで、ｏ〈１０ｂ〈１であるから、逆対数変換するデ
ータを整数部と小数部とに分離することで、逆対数変換
した結果得られる仮数部と指数部を容易に求めることが
できる。

以上のように本実施例によれば、整数部と小数部とに分
離する手段と、小数部を逆対数変換する手段と、整数部
を指数部とし、これを小数部の逆対数変換した結果とを
合成する手段とを設けることにより、高速、かつ、小さ
なメモリ容量の逆対数変換装置を提供することができる
。

なお、前述の２つの実施例では、マイクロプロセッサを
使って、ディジタル的に実現した例を示めしたが、演算
増幅器を用いた加算（減算）回路や壇幅度切換機能を持
つ増幅回路や対数変換回路を使って、アナログ的に本発
明の対数変換装置および逆対数変換装置が実現できるこ
とは容易に類推できる。

発明の効果 本発明の対数変換装置および逆対数変換装置は、仮数部
と指数部とに分離する手段と、仮数部を対数変換する手
段と、指数部と仮数部の対数変換した結果とを加算する
手段とを設けることにより、高速、かつ、小さなメモリ
容量で実現できる対数変換装置を、整数部と小数部とに
分離する手段と、小数部を逆対数変換する手段と、整数
部を指数部とし、これを小数部の逆対数変換した結果と
を合成する手段とを設けることにより、高速、かつ、小
さなメモリ容量で実現できる逆対数変換装置を提供する
ことができ、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例である対数変換装置にお
ける変換手順を示した図、第２図は本発明の第１の実施
例である対数変換装置の構成図、第３図は本発明の第２
の実施例である逆対数変換装置における変換手順を示し
た図、第４図は本発明の第２の実施例である逆対数変換
装置の構成図、第６図は従来の対数変換装置において多
項式展開した式から求める手順を示した図である。 １３．３３・・・・・マイクロプロセッサ、１４・・・
・・対数変換を行なうメモリ、１５．３５・・・・・・
演算レジスト、１６，３θ・・・・・・インデックスレ
ジスタ、１７．３ア・・・・・・外部メモリ、１８　、
３８・・・・・・データ形式変換用メモリ、３４・・・
・・・逆対数変換を行なうメモリ。

Claims (2)

【特許請求の範囲】
1. （１）入力を仮数部と指数部とに分離する手段、前記仮
   数部を対数変換する手段、および前記指数部と前記仮数
   部の対数変換した結果とを加算する手段とからなる対数
   変換装置。
2. （２）入力を整数部と小数部とに分離する手段、前記小
   数部を逆対数変換する手段、および前記整数部を指数部
   とし前記小数部の逆対数変換した結果とを合成する手段
   とからなる逆対数変換装置。