JPH01144146A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPH01144146A JPH01144146A JP30352087A JP30352087A JPH01144146A JP H01144146 A JPH01144146 A JP H01144146A JP 30352087 A JP30352087 A JP 30352087A JP 30352087 A JP30352087 A JP 30352087A JP H01144146 A JPH01144146 A JP H01144146A
- Authority
- JP
- Japan
- Prior art keywords
- instruction code
- channel
- input
- controller
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 36
- 230000005856 abnormality Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力処理装置に関し、特に電子計算機シス
テムの主記憶装置と複数個の周辺装置との間のデータ転
送を制御する入出力処理装置に関する。
テムの主記憶装置と複数個の周辺装置との間のデータ転
送を制御する入出力処理装置に関する。
従来、この種の入出力処理装置は、電子計算機の中央処
理装置から、周辺装置との入出力部分を分離したチャネ
ル（一般に周辺装置の数と同数となる）と、複数のチャ
ネルを時分割に多重制御するチャネル制御装置とから成
っている。チャネル制御装置は複数個のチャネルとのイ
ンタフェースを持つほか、中央処理装置および主記憶装
置とのインタフェースを備えている。また、チャネル制
御装置は中央処理装置からの入出力要求を受付けると、
該当するチャネルプログラム内の指令を周辺装置に送出
する。周辺装置はその指令に相当する指示コードをチャ
ネルに送出する。
理装置から、周辺装置との入出力部分を分離したチャネ
ル（一般に周辺装置の数と同数となる）と、複数のチャ
ネルを時分割に多重制御するチャネル制御装置とから成
っている。チャネル制御装置は複数個のチャネルとのイ
ンタフェースを持つほか、中央処理装置および主記憶装
置とのインタフェースを備えている。また、チャネル制
御装置は中央処理装置からの入出力要求を受付けると、
該当するチャネルプログラム内の指令を周辺装置に送出
する。周辺装置はその指令に相当する指示コードをチャ
ネルに送出する。
そして、複数のチャネルが、それぞれの周辺装置から受
信した指示コードのシーケンス異常を検出する機能をチ
ャネル制御装置の内部に設け、チャネル制御装置で全チ
ャネルにおける指示コードシーケンスのチエツクを行っ
ていた。また、指示コードシーケンス異常検出機能は、
異常検出専用の回路を設けたり、マイクロプログラム制
御により実現していた。さらに、チャネルと周辺装置と
の間のデータ転送には、機械的作動を伴うことの多い周
辺装置の影響に支配される場合（例えば周辺装置の機械
的作動の節目が転送の基準になるなど）が多かった。
信した指示コードのシーケンス異常を検出する機能をチ
ャネル制御装置の内部に設け、チャネル制御装置で全チ
ャネルにおける指示コードシーケンスのチエツクを行っ
ていた。また、指示コードシーケンス異常検出機能は、
異常検出専用の回路を設けたり、マイクロプログラム制
御により実現していた。さらに、チャネルと周辺装置と
の間のデータ転送には、機械的作動を伴うことの多い周
辺装置の影響に支配される場合（例えば周辺装置の機械
的作動の節目が転送の基準になるなど）が多かった。
従ってチャネルからチャネル制御装置を通して主記憶装
置とのデータ転送の前後には、周辺装置からこれに対応
するチャネルに対して、転送準備完了などを含む周辺装
置の作動状況を示す指示コードを送出し、これに対する
特定の応答を受けた後にデータ転送を行っている。
置とのデータ転送の前後には、周辺装置からこれに対応
するチャネルに対して、転送準備完了などを含む周辺装
置の作動状況を示す指示コードを送出し、これに対する
特定の応答を受けた後にデータ転送を行っている。
この指示コードは順序が入替ったり、同一のものが送出
されたりすると、誤作動の原因となるので、チャネル制
御装置では指示コードの順序すなわちシーケンスの異常
検出が行われている。
されたりすると、誤作動の原因となるので、チャネル制
御装置では指示コードの順序すなわちシーケンスの異常
検出が行われている。
上述した従来の入出力処理装置の問題点は、チャネル制
御装置ですべてのチャネルについての指示コードシーケ
ンスの異常検出を行っているので、ここで延べた各チャ
ネルが指示コードを受信するごとにそのチャネルにおけ
る指示コードシーケンスをチエツクする必要があり、そ
のうえ指示コードの割込みは１回の入出力動作に対して
４〜６回程度となるように頻繁に発生し、さらにチャネ
ルの数に比例したりして、チャネル制御装置のオーバー
ヘッドが大きくなるという点にある。
御装置ですべてのチャネルについての指示コードシーケ
ンスの異常検出を行っているので、ここで延べた各チャ
ネルが指示コードを受信するごとにそのチャネルにおけ
る指示コードシーケンスをチエツクする必要があり、そ
のうえ指示コードの割込みは１回の入出力動作に対して
４〜６回程度となるように頻繁に発生し、さらにチャネ
ルの数に比例したりして、チャネル制御装置のオーバー
ヘッドが大きくなるという点にある。
従って本発明の目的は、上記欠点を解決した入出力処理
装置を提供することにある。
装置を提供することにある。
本発明の入出力処理装置は、複数個のチャネルとチャネ
ル制御部とから成る入出力処理装置において、周辺装置
から受信した第一の指示コードを保持する第一の記憶手
段と、前記第一の指示コードの受信に先行して受信した
第二の指示フードな保持する第二の記憶手段と、前記第
一および第二の指示コードを受信した順序が正常である
か否かを判別しその結果を出力する指示コードシーケン
ス判定手段とを前記複数個のチャネルごとに備え、前記
複数個のチャネルで前記第一の指示コードと前記判別結
果とをチャネル制御装置へ出力することを備えて構成さ
れる。
ル制御部とから成る入出力処理装置において、周辺装置
から受信した第一の指示コードを保持する第一の記憶手
段と、前記第一の指示コードの受信に先行して受信した
第二の指示フードな保持する第二の記憶手段と、前記第
一および第二の指示コードを受信した順序が正常である
か否かを判別しその結果を出力する指示コードシーケン
ス判定手段とを前記複数個のチャネルごとに備え、前記
複数個のチャネルで前記第一の指示コードと前記判別結
果とをチャネル制御装置へ出力することを備えて構成さ
れる。
次に本発明について実施例を示す図面で参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例を適用した電子計算機システム
の部分構成を示すブロック図、第３図は本発明で使用す
る指示コードの一例である。
２図は本発明の一実施例を適用した電子計算機システム
の部分構成を示すブロック図、第３図は本発明で使用す
る指示コードの一例である。
まず、本発明の概要について説明する。
このような入出力処理装置は、一般に周辺装置の入出力
作動に対して幾つかの指示コードが周辺装置から出力さ
れ、この指示コードのシーケンスの異常を検出して、指
示コードのシーケンスに異常のないときは入出力処理が
そのまま続行され、異常があれば（例えば指示コードの
順序が入れ替っていたり、関係のない指示コードが紛れ
込んでいたりするとき）指示コードの再送を促すように
したものである。
作動に対して幾つかの指示コードが周辺装置から出力さ
れ、この指示コードのシーケンスの異常を検出して、指
示コードのシーケンスに異常のないときは入出力処理が
そのまま続行され、異常があれば（例えば指示コードの
順序が入れ替っていたり、関係のない指示コードが紛れ
込んでいたりするとき）指示コードの再送を促すように
したものである。
本発明においては、指示コードのシーケンスの異常を検
出する箇所が、従来のチャネル制御装置から、周辺装置
に対応して存在するチャネルに変更されて、規則性の乱
れた場合でも、すべて関係する周辺装置を含むチャネル
の中で処理されている。従って、各チャネルからの、指
示コードを伴う割込みがチャネル制御装置に受付けられ
るまでの待合わせ時間が少なくなるよう構成されたもの
である。
出する箇所が、従来のチャネル制御装置から、周辺装置
に対応して存在するチャネルに変更されて、規則性の乱
れた場合でも、すべて関係する周辺装置を含むチャネル
の中で処理されている。従って、各チャネルからの、指
示コードを伴う割込みがチャネル制御装置に受付けられ
るまでの待合わせ時間が少なくなるよう構成されたもの
である。
次に本発明を適用する電子計算機システムのうち、関係
する部分を説明する。
する部分を説明する。
第２図を見るに、チャネル制御装置３と、中央処理装置
４と、主記憶装置５とが、システムバス３０６を通して
接続されており、周辺機器である磁気ディスク装置２Ａ
・磁気テープ装置２ＮなどがチャネルＩＡ〜ＩＮを通し
てチャネル制御装置３と接続されている。この系統で伝
えられる指令は、主記憶装置５と周辺装置との間のデー
タの転送を行うために必要とする指令である。まず中央
処理装置４からチャネル制御装置３にデータの転送を行
う指令に対応して、機械的な作動に支配される周辺装置
からのデータの転送に先立ちまたは終了の後に、その作
動に応じた指示コードを送る方法がとられている。
４と、主記憶装置５とが、システムバス３０６を通して
接続されており、周辺機器である磁気ディスク装置２Ａ
・磁気テープ装置２ＮなどがチャネルＩＡ〜ＩＮを通し
てチャネル制御装置３と接続されている。この系統で伝
えられる指令は、主記憶装置５と周辺装置との間のデー
タの転送を行うために必要とする指令である。まず中央
処理装置４からチャネル制御装置３にデータの転送を行
う指令に対応して、機械的な作動に支配される周辺装置
からのデータの転送に先立ちまたは終了の後に、その作
動に応じた指示コードを送る方法がとられている。
例えば第３図に示すような指示コード２０１〜２０４が
送られる。このとき、まず中央処理装置４からチャネル
制御装置３を通して、周辺装置に対して入出力要求が出
るので、これに基いて幾つかに分割された指示コードが
該当する周辺装置からチャネルに送られる。その内容の
一例は、受入された指令に従い、まず指示コード２０１
でチャネルプ四グラムを起動する。次に、これに対する
チャネル制御部からな指令を受けて、指示された周辺装
置の作動に対応したリード指令を指示コード２０２とし
て出力し、続いてリードが終了すると指示コード２０３
が終了ステータス信号受取指令を出し、最後に、中央処
理装置に対する終了割込み指令を指示コード２０４とし
て出力する。
送られる。このとき、まず中央処理装置４からチャネル
制御装置３を通して、周辺装置に対して入出力要求が出
るので、これに基いて幾つかに分割された指示コードが
該当する周辺装置からチャネルに送られる。その内容の
一例は、受入された指令に従い、まず指示コード２０１
でチャネルプ四グラムを起動する。次に、これに対する
チャネル制御部からな指令を受けて、指示された周辺装
置の作動に対応したリード指令を指示コード２０２とし
て出力し、続いてリードが終了すると指示コード２０３
が終了ステータス信号受取指令を出し、最後に、中央処
理装置に対する終了割込み指令を指示コード２０４とし
て出力する。
従って、チャネルからの指令に対して、指示コードによ
って周辺装置からの読出し書込みデータの入出力などを
円滑に行えるようにしている。
って周辺装置からの読出し書込みデータの入出力などを
円滑に行えるようにしている。
次に本発明の一実施例の構成と作動について説明する。
第１図を見るに、本発明の一実施例は、チャネル１とチ
ャネル制御装置３とを備えて構成され、チャネル１は先
行指示コードレジスタ１１とカレント指示フードレジス
タ１２と指示コードシーケンスチエツク回路１３とを備
えて構成される。そして、中央処理装置からの入出力要
求は、チャネル制御装置３を通してチャネル１から周辺
装置２に対して、タグ線１０７の形態で送られる。この
とき、周辺装置２から逆にチャネルｌに送られる信号も
ある。従ってタグ線１０７は一般にデータ信号１００と
は別に複数本または複数対の制御信号から成り、制御信
号のオン・オフを利用してデータ転送制御やチャネル側
と周辺装置側の状態表示及び周辺装置の初期設定指示を
行っている。
ャネル制御装置３とを備えて構成され、チャネル１は先
行指示コードレジスタ１１とカレント指示フードレジス
タ１２と指示コードシーケンスチエツク回路１３とを備
えて構成される。そして、中央処理装置からの入出力要
求は、チャネル制御装置３を通してチャネル１から周辺
装置２に対して、タグ線１０７の形態で送られる。この
とき、周辺装置２から逆にチャネルｌに送られる信号も
ある。従ってタグ線１０７は一般にデータ信号１００と
は別に複数本または複数対の制御信号から成り、制御信
号のオン・オフを利用してデータ転送制御やチャネル側
と周辺装置側の状態表示及び周辺装置の初期設定指示を
行っている。
ここで、指示コードを中心とした作動について説明する
。
。
周辺装置から出力されるデータ信号１００（この中には
指示コードを伴った信号も含まれる）の中の指示コード
（第一の指示コード）のみを取出して見ると、まずカレ
ント指示コードレジスタ１２（これが第一の記憶手段で
ある）に記憶される。
指示コードを伴った信号も含まれる）の中の指示コード
（第一の指示コード）のみを取出して見ると、まずカレ
ント指示コードレジスタ１２（これが第一の記憶手段で
ある）に記憶される。
一方この第一の指示コード先立って入力した第二の指示
コードは、カレント指示コードレジスタ１２から先行指
示フードレジスタ１１ （第二の記憶手段）に転送され
記憶されており、第一の指示コードをカレント指示コー
ドレジスタ１２から指示コード信号１０１としてチャネ
ル制御装置へ出力する。そして、カレント指示フードレ
ジスタ１２・先行指示コードレジスタ１１からそれぞれ
出力する第一および第二の一指示コード信号は、指示コ
ードシーケンスチエツク回路１３に入力されこれらの順
序が比較されて、その結果について異常の有無を判定し
た指示コードシーケンス異常信号１０２をチャネルから
チャネル制御装置へ出力する。
コードは、カレント指示コードレジスタ１２から先行指
示フードレジスタ１１ （第二の記憶手段）に転送され
記憶されており、第一の指示コードをカレント指示コー
ドレジスタ１２から指示コード信号１０１としてチャネ
ル制御装置へ出力する。そして、カレント指示フードレ
ジスタ１２・先行指示コードレジスタ１１からそれぞれ
出力する第一および第二の一指示コード信号は、指示コ
ードシーケンスチエツク回路１３に入力されこれらの順
序が比較されて、その結果について異常の有無を判定し
た指示コードシーケンス異常信号１０２をチャネルから
チャネル制御装置へ出力する。
従ってチャネル制御装置３では、指示コード信号１０１
の異常の有無が判明するので、異常がなければ引続いて
作動を続け、異常があればチャネル制御装置１は異常原
因の調査に必要なデータをチャネルから引取り、指示コ
ードの再送出の指令をチャネルを通して周辺装置に対し
て送出して、以上の過程を指示コードの順序が正常にな
るまで続行する。そして、あらかじめ定められた繰返し
回数を越えて処理を行っても指示コードの順序が異常の
場合は、チャネル制御装置３は、該当するチャネルを動
作不可能な状態にし、周辺装置はその状態変化をタグ線
１０７の特定信号の値の変化で知り、自装置内を部分的
に初期化する。
の異常の有無が判明するので、異常がなければ引続いて
作動を続け、異常があればチャネル制御装置１は異常原
因の調査に必要なデータをチャネルから引取り、指示コ
ードの再送出の指令をチャネルを通して周辺装置に対し
て送出して、以上の過程を指示コードの順序が正常にな
るまで続行する。そして、あらかじめ定められた繰返し
回数を越えて処理を行っても指示コードの順序が異常の
場合は、チャネル制御装置３は、該当するチャネルを動
作不可能な状態にし、周辺装置はその状態変化をタグ線
１０７の特定信号の値の変化で知り、自装置内を部分的
に初期化する。
以上詳細に説明したように本発明の入出力処理装置は、
これを構成する複数なチャネルごとの各チャネルが周辺
装置から受信した指示コードのシーケンスの異常を検出
する機能を分担するようにしたので、複数のチャネルを
集中制御するチャネル制御装置の指示コードシーケンス
チエツクに対するオーバーヘッドを除きチャネル制御装
置の負担を軽減できるという効果がある。
これを構成する複数なチャネルごとの各チャネルが周辺
装置から受信した指示コードのシーケンスの異常を検出
する機能を分担するようにしたので、複数のチャネルを
集中制御するチャネル制御装置の指示コードシーケンス
チエツクに対するオーバーヘッドを除きチャネル制御装
置の負担を軽減できるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例を適用した電子計算機システム
の部分構成を示すブロック図、第３図は本発明で使用す
る指示コードの一例を示す図表。 １・・・・・・チャネル、２・・・・・・周辺装置、３
・・・・・・チャネル制御装置、１１・・・・・・先行
指示コードレジスタ、１２・・・・・・カレント指示コ
ードレジスタ、１３・・・・・・指示コードシーケンス
チエツク回路。 代理人 弁理士 内 原 晋 ＺＡ：４４ｔテ１スク青芝＄ ３０６：シスカ久バ
Ｘ２Ｎ：梼灘テープ装置 第 ２ 閉
２図は本発明の一実施例を適用した電子計算機システム
の部分構成を示すブロック図、第３図は本発明で使用す
る指示コードの一例を示す図表。 １・・・・・・チャネル、２・・・・・・周辺装置、３
・・・・・・チャネル制御装置、１１・・・・・・先行
指示コードレジスタ、１２・・・・・・カレント指示コ
ードレジスタ、１３・・・・・・指示コードシーケンス
チエツク回路。 代理人 弁理士 内 原 晋 ＺＡ：４４ｔテ１スク青芝＄ ３０６：シスカ久バ
Ｘ２Ｎ：梼灘テープ装置 第 ２ 閉
Claims (1)
- 複数個のチャネルとチャネル制御部とから成る入出力処
理装置において、周辺装置から受信した第一の指示コー
ドを保持する第一の記憶手段と、前記第一の指示コード
の受信に先行して受信した第二の指示コードを保持する
第二の記憶手段と、前記第一および第二の指示コードを
受信した順序が正常であるか否かを判別しその結果を出
力する指示コードシーケンス判定手段とを前記複数個の
チャネルごとに備え、前記複数個のチャネルで前記第一
の指示コードと前記判別結果とをチャネル制御装置へ出
力して成ることを特徴とする入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30352087A JPH01144146A (ja) | 1987-11-30 | 1987-11-30 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30352087A JPH01144146A (ja) | 1987-11-30 | 1987-11-30 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01144146A true JPH01144146A (ja) | 1989-06-06 |
Family
ID=17921974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30352087A Pending JPH01144146A (ja) | 1987-11-30 | 1987-11-30 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01144146A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD1073705S1 (en) | 2020-06-21 | 2025-05-06 | Apple Inc. | Display screen or portion thereof with animated graphical user interface |
-
1987
- 1987-11-30 JP JP30352087A patent/JPH01144146A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD1073705S1 (en) | 2020-06-21 | 2025-05-06 | Apple Inc. | Display screen or portion thereof with animated graphical user interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516202A (en) | Interface control system for high speed processing based on comparison of sampled data values to expected values | |
| US4237533A (en) | Preventing initial program load failures | |
| US5070476A (en) | Sequence controller | |
| JPH01144146A (ja) | 入出力処理装置 | |
| JPS63228856A (ja) | 通信制御装置 | |
| JPS61241833A (ja) | 命令コ−ドアクセス制御装置 | |
| JPH05298238A (ja) | 磁気ディスクデバイス割込検出方式 | |
| JPH08153017A (ja) | ポート接続確認方法 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JP2757054B2 (ja) | 情報処理装置における周辺装置の使用状況確認方式 | |
| US4841477A (en) | Response/processing apparatus for external-abnormal-state in data processing system | |
| JP2642489B2 (ja) | マルチポート切換え制御方式 | |
| JPH0540510A (ja) | 制御装置 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH02730B2 (ja) | ||
| JPS5870361A (ja) | 入力制御方式 | |
| JPH053017B2 (ja) | ||
| JPH02190922A (ja) | 入出力制御装置 | |
| JPS6222158A (ja) | マイクロコンピユ−タ | |
| JPS62281044A (ja) | デ−タ転送処理装置 | |
| JPH05225112A (ja) | 情報処理装置 | |
| JPH08212082A (ja) | データ処理装置及び割り込み制御方法 | |
| JPH0375909B2 (ja) | ||
| JPH03228161A (ja) | 計算機システムのインタフェース制御方式 | |
| JPH0417454B2 (ja) |